用于高速通信链路的仿真工具的制作方法

专利名称：用于高速通信链路的仿真工具的制作方法
用于高速通信链路的仿真工具本申请要求于2010年4月19日提交的美国专利申请12/762，848的优先权和权.、
Mo
背景技术：
一种典型通信链路包括一个传输机(TX)模块、一个接收机(RX)模块和将TX模块连接到RX模块的一个信道。TX模块传输串行数据位流穿过信道到RX模块。典型的高速传输数据速率可以高达10 Gbps (每秒吉位)。在这样的高数据速率操作的通信链路经常称为闻速串行链路或闻速i/o链路。电路仿真工具例如SPICE已用来仿真通信链路的行为。通信链路的TX模块通常·包括一个驱动电路。SPICE可以仿真驱动电路的确定性行为，但忽略非确定性效应例如噪声和抖动。使用HSPICE在晶体管级仿真通信链路可以经常为充分的测试覆盖花费数小时或数天。这样的长测试时间是不希望的。基于行为的仿真工具已发展从而克服HSPICE的缺点。可从California, San Jose的Altera公司获得的预加重均衡链路估算器(PELE)是基于行为的仿真工具的实例。PELE考虑确定性特征，并基于一维统计建模执行仿真(例如，该工具将影响定时但不影响传输信号幅值的确定性来源建模)以便为TX预加重和RX线性均衡确定最优系数。结果，因为不考虑随机特征例如随机抖动和噪声，所以PELE和其他常规基于行为的仿真工具不总是能够将高速通信链路，例如在大于10 Gbps的数据速率操作的链路按希望准确建模。

发明内容
提供了一种用于仿真高速通信链路的链路仿真工具。通信链路可以包括传输(TX)电路、接收(RX)电路和将TX与RX电路链接的一个信道。该TX电路可以包括一个TX数据模块、一个TX均衡器、一个驱动器、一个锁相环路(PLL)、以及一个TX振荡器。该TX数据模块可以馈送数据到该TX均衡器。该TX均衡器可以输出数据到该驱动器。该TX PLL可以从该TX振荡器接收一个参考时钟信号，并可以控制该TX数据模块、TX均衡器和驱动器的定时以便在一个所希望的传输数据速率操作。该驱动器可以输出带有充足强度的信号穿过该信道。该TX电路可以包括一个缓冲器、一个RX均衡器、一个寄存器(例如，一个触发器)、一个RX数据模块、一个RX PLL、以及一个RX振荡器。TX和RX振荡器可以片上或片外形成。该缓冲器可以接收经由该信道传输的信号。该缓冲器可以输出信号到该RX均衡器。该RX均衡器可以为锁存提供信号到该寄存器。该触发器可以馈送锁存数据到该RX数据模块。该RX PLL可以从该RX振荡器接收一个参考时钟信号，并可以包括一个时钟恢复电路(CRC)，该CRC基于该所接收信号的数据速率生成带有一个恢复时钟率的一个恢复数据时钟信号。该RX PLL可以控制该RX均衡器、该寄存器和该RX数据模块的定时以便在该恢复时钟率操作。该TX电路、该RX电路和该信道可以由对应行为模型表示。这些行为模型可以包括特征传递函数、概率密度函数(PDF)、眼图等。链路仿真工具可以在这些特征函数上执行二维卷积和双域变换(例如，频率到时间域变换，如快速傅里叶变换FFT或拉普拉斯变换)，以便为同时仿真的该通信链路的每个将每个链路子系统的行为建模。该链路仿真工具可以提供向用户呈现指定链路仿真工具设置的机会的一个输入屏幕。该链路仿真工具设置输入屏幕允许用户指定所希望的数据速率、数据模式文件、信道模式文件、TX/RX设置、抖动和噪声电平、以及其他设置。该链路仿真工具还可以提供向用户呈现调整数据显示设置的机会的一个数据显示屏幕。该数据显示屏幕允许用户指定所希望的图表设置、测试点、目标误码率(BER)、眼图表类型、轴标度等。该数据显示屏幕可以显示相对应的数据图，例如2D眼图、噪声和抖动直方图、3D BER眼图表、相关联BER图表(例如，澡盆曲线)、眼张开特征(例如，眼高度和眼宽
FfrA坐坐/又)，寸寸O 该链路仿真工具可以包括执行仿真计算的一个链路分析引擎。该链路仿真工具可以向用于为专用集成电路(ASIC)或可编程逻辑器件(PLD)集成电路分别设计高速通信链路的定制逻辑或可编程逻辑设计工具提供仿真结果。本发明的进一步特征、其性质和各种优点将从附图和以下详细描述变得更明显。


图I是根据本发明的实施方案的示例性通信链路的电路图。图2是根据本发明的实施方案的示例性传输(TX)电路的示意图。图3A是根据本发明的实施方案的由数据源生成的示例性数据流的定时图。图3B是根据本发明的实施方案的图3A的数据流的眼图。图4A是根据本发明的实施方案的带有抖动的示例性参考时钟信号的定时图。图4B是根据本发明的实施方案的关于图4A所示的参考时钟抖动的概率密度函数(PDF)0图5是根据本发明的实施方案的示例性锁相环路(PLL)的传递函数。图6是根据本发明的实施方案的示例性锁相环路(PLL)的概率密度函数(PDF)。图7是根据本发明的实施方案的示例性均衡器的传递函数。图8A是根据本发明的实施方案的在传输驱动器的输入端的示例性数据流的定时图。图SB是根据本发明的实施方案的图8A的示例性数据流的眼图。图9是根据本发明的实施方案的示例性传输驱动器的传递函数。图10是根据本发明的实施方案的示例性传输封装电路的传递函数。图IlA是根据本发明的实施方案的在传输驱动器的输出端的带有抖动和噪声的示例性数据流的定时图。图IlB是根据本发明的实施方案的图IlA的示例性数据流的眼图。图12A是根据本发明的实施方案的在信道的输入端的带有抖动和噪声的示例性数据流的定时图。图12B是根据本发明的实施方案的图12A的示例性数据流的眼图。图13是根据本发明的实施方案的示出了示例性链路仿真工具怎样可以用来设计定制逻辑和可编程逻辑电路的图示。图14是根据本发明的实施方案的可以呈现以便向用户提供输入链路仿真工具设置的机会的示例性输入屏幕。图15和16是根据本发明的实施方案的可以呈现以便向用户提供选择所希望显示选项的机会的示例性数据显示屏幕。图17是根据本发明的实施方案的示例性BER (误码率)轮廓图表。图18是根据本发明的实施方案的示例性可编程逻辑器件(PLD)的图示。图19是根据本发明的实施方案的示出可编程逻辑器件配置数据怎样由逻辑设计系统创造，并加载到可编程逻辑器件以便在系统中为操作配置该器件的图示。图20是根据本发明的实施方案的包括在运行图13中所示类型的通信链路仿真工 具中的示例性步骤的流程图。
具体实施例方式本发明的实施方案涉及通信链路，并更特别涉及仿真通信链路性能的仿真工具。通信链路普遍用来在分离集成电路封装、印刷电路板等之间传送数据。这样的通信链路可以用来连接包括通信能力的集成电路，例如存储器芯片、数字信号处理电路、微处理器、专用集成电路、可编程逻辑器件集成电路、现场可编程门阵列、专用标准产品、或任何其他合适集成电路。其中链路承载高速数据信号的系统典型地是对设计的最大挑战之一。例如，高速链路可以在每秒若干吉位承载数据。高速链路在图I中示出。高速链路10可以包括传输机(TX)电路例如TX电路62、信道例如信道66、以及接收机(RX)电路例如RX电路64。信道(信道子系统)66可以将TX电路62连接到RX电路64。TX电路62可以在第一集成电路上形成，而RX电路64可以在第二集成电路上形成(作为实例)。第一和第二集成电路可以安装在印刷电路板(PCB)上。信道66 (例如，在PCB上的导电迹线、导线、铜电缆等)可以用来连接第一和第二集成电路。第一集成电路可以使用TX电路62通过信道66传输数据到第二集成电路中的RX电路64。如希望，则多于一个信道可以用来将TX电路62链接到RX电路64。该实例仅是示例性的。关于图I所描述类型的通信链路10可以用来在集成电路、印刷电路板、单个集成电路内的电路等之间提供数据传送。TX电路62可以包括TX数据源例如数据源68、TX均衡器例如均衡器70、TX驱动器例如驱动器78、TX锁相环路(PLL)例如PLL72、以及TX振荡器例如振荡器74。数据源68可以提供有待传输的数据。例如，数据源68可以是并行输入串行输出(PISO)数据电路或串行器。在该实例中，数据源68可以向TX电路62提供用于传输的串行数据位流。均衡器70可以从数据源68接收数据。均衡器70可以用来提供高频和直接信号电平提升，以便补偿普遍见于高速串行链路的高频信号损失(例如，在展现不希望的低通变换特征的铜基信道中的损失，该低通变换特征在高数据速率导致信号恶化)，或在其中非相关噪声例如串扰存在的情况下增强信噪比(SNR)。均衡器70可以实施线性均衡方案，例如有限脉冲响应(FIR)和前馈均衡(FFE)方案，或非线性自适应均衡方案，例如无限脉冲响应(IIR)和判定均衡(DFE)方案(作为实例)。
均衡器70可以输出均衡数据到驱动器78。驱动器78可以具有连接到信道66的第一端子的输出端。驱动器78的输出端可以具有10欧的输出端差分电阻，以便提供与信道66的阻抗匹配(例如，信道66的第一端子具有10欧的输入端差分电阻)。阻抗匹配可以从驱动器78提供最大信号功率传递到信道66，并可以消除信号反射。驱动器78可以用来提供充足驱动强度以便驱动数据流穿过信道66。PLL 72可以从振荡器74接收时钟信号 REF_CLK。振荡器74可以是片上晶体振荡器(作为实例)。如希望，则可以从片外振荡器提供信号REF_CLK。PLL 72可以经由线路76产生所希望的传输数据时钟信号，以便控制数据源68和均衡器70。数据时钟信号可以具有是参考时钟信号REF_CLK的整数倍数的传输时钟率。例如，考虑其中信号REF_CLK具有3GHz的时钟率的情况。数据时钟信号可以具有6GHz、9GHz、12GHz、18GHz等的传输时钟率。TX电路62可以用传输数据速率传输串行数据位流，该传输数据速率等效于由PLL 72生成的数据时钟信号的时钟率。例如，考虑其中传输时钟率是15GHz的情况。在该类型的情况下，由相对应传输数据时钟信号控制的驱动器78将在15Gbps的传输数据速率传输数据。如希望，如果数据时钟信号的上升和下降沿都用来在半速率架构中将数据计时，则可以在30Gbps传输数据(作为实例)。信道66可以具有连接到RX电路64的第二端子。RX电路64可以包括RX缓冲器例如缓冲器80、RX均衡器例如均衡器82、寄存器(例如，触发器)例如寄存器84、RX数据目的地例如数据模块86、RX PLL例如PLL 88、以及RX振荡器例如振荡器92。信道66的第二端子可以连接到缓冲器80的输入端。缓冲器80可以从信道66接收数据。缓冲器80可以为阻抗匹配具有10欧的输入端差分电阻(例如，信道66的第二端子具有10欧的输出端差分电阻)。如希望，则缓冲器80可以为所接收数据提供额外的前置放大。缓冲器80可以输出所接收数据到均衡器82。均衡器82可以提供进一步高频提升或直接信号电平提升，以便补偿任何额外不希望的高频信号损失。均衡器82可以输出已均衡的所接收数据到寄存器84。寄存器84可以锁存所希望数据，并可以输出所希望数据到数据源84。数据源86可以是串行输入并行输出(SIPO)或解串器数据电路(作为实例)。在该实例中，数据源86可以为后来处理将串行数据位流转换成并行数据。缓冲器80可以提供所接收数据到PLL 88。PLL 88可以包括时钟恢复电路(CRC)例如CRC电路90。PLL 88可以从振荡器92接收本地参考时钟信号REF_CLK’。振荡器92可以是片上晶体振荡器(作为实例)。如希望，则信号REF_CLK’可以由片外振荡器生成。PLL72可以使用CRC 90以便基于所接收数据的数据速率生成所恢复数据时钟信号。例如，考虑其中所接收数据的数据速率是16Gbps，并且信号REF_CLK’的时钟率是2GHz的情况。PLL 72可以在线路77上生成具有与所接收数据的数据速率匹配的所恢复时钟率的所恢复数据时钟信号。在该实例中的所恢复数据速率可以因此展现与16Gbps的所接收数据速率匹配的16GHz的所恢复时钟率。经由线路77提供所恢复数据时钟信号以便控制均衡器82、寄存器84和数据源86，以便在所恢复时钟率处理数据。在由虚线69指示的数据路径中的全部部件(例如，均衡器70和82、驱动器78、信道86、以及缓冲器80)可以使用差分架构实施。例如，均衡器70和82可以具有代替单端输入端和输出端的差分输入端和差分输出端，并且经由信道66传输的数据可以是差分信号的形式。可以使用链路仿真工具仿真通信链路系统10。可以使用通过使用行为(子系统)模型捕捉整个链路系统的每个子系统的行为的计算机辅助设计(CAD)仿真工具仿真每个链路子系统(例如，TX电路62、信道66或RX电路64)。例如，第一和第二子系统模型可以用来分别将电路62和64的行为建模。第三子系统模型可以用来将信道子系统66的被动特征建模。如希望，则额外的行为模型可以用来将多于一个信道(例如，对于多信道链路系统)建模。如希望，则可以使用链路仿真工具同时仿真任何数目的链路系统10。第一、第二和第三子系统模型可以用来根据总链路矩阵仿真链路系统10的行为。总链路矩阵可以是例如误码率(BER)。误码率定义为错误位(例如，已由噪声、抖动、干扰等污染的所接收位)的数目对给定时段内所传输位的总数的比率。例如，考虑其中在五秒内传输两个太位的情况。可以具有错误传递的两个不正确位。BER因此是10_12 (2除以2*1012)。对于高速通信链路例如链路 10，可以希望将BER设置成 Kr12 或更小(例如，10_13、5*10_14、2. 8*1(Γ15 等)。链路仿真可以用来在链路系统10中的不同测试点计算部分链路矩阵。测试点指代在通信链路10中感兴趣的特别点。例如，测试点TPl可以置于驱动器78的输出端，另一测试点TP2可以置于缓冲器80的输入端，TP3可以置于缓冲器80的输出端，并且TP4可以置于均衡器82的输出端，如在图I中所示。如希望，则任何数目的测试点可以放置在链路系统10中的任何数目的点。可以使用系统10中实际硬件的软件抽象来实施TX电路62的行为模型。例如，TX电路62可以抽象成其中部件的每个都由单独特征函数(例如，传递函数、概率密度函数等)建模的示意表示(如在图2中所示)。在图2中的每个连接可以指示相互交互并且其对应特征函数被涉及的两个连接部件。数据源68可以通过线路96连接到均衡器70。均衡器70可以通过线路98连接到驱动器78。振荡器92可以经由线路110提供REF_CLK信号到PLL 72。PLL 72可以经由线路76提供传输数据时钟信号到均衡器70。驱动器78可以由正电源线100(例如，驱动到正电源电压Vcc的线路)并由接地电源线102 (例如，驱动到零伏或Gnd的线路)供电。驱动器78可以连接到TX电路封装例如TX电路封装94。实际上在TX电路62中可以没有分离封装部件。封装94仅用来表示含有集成电路62并用来将TX电路62安装到印刷电路板上的集成电路封装的低通特征。示意地，封装94通过线路106连接到信道66。在图2中的连接(即，线路)可以表示所仿真的数据流动路径。在数据源68的输出端(如由点A所指示)、均衡器70(如由点B所指示)、驱动器78(如由点C所指示)、封装94 (如由点D所指示)、振荡器92 (如由点E所指示)、以及PLL 72(如由点F所指示)检查单独特征函数可以是有帮助的。这些特征函数通过其可以组合以便仿真总链路子系统行为的机制可以有时称为卷积(例如，在时域或频域中的二维卷积)。在点A，信号例如vA (t)可以由数据模块68生成。信号vA (t)可以表示作为时间的函数变化的可能的数据位流(例如，0100010100)，如在图3A中所示。信号vA (t)可以是以零伏为中心的差分信号(作为实例)。图3B示出了眼图例如眼图fA (t，v)。眼图fA (t，v)可以是取决于时间和电压(例如，对应于眼图两个轴的时间和电压)的双变量函数。可以由重复采样信号VA (t)在规则时间间隔并通过将采样信号重叠来形成眼图fA (t，v)。例如，波形112可以表示具有“I”的差分值的样本，而波形114可以表示具有“O”的差分值的样本。因为波形112和114的过渡是垂直的(例如，无限斜坡)，并因为不存在使眼图失真的时间(例如，抖动)或电压(例如，噪声)的变化，所以图匕(t，V)表示理想眼图。在点E，参考时钟信号REF_CLK由振荡器92生成。信号REF_CLK可以是具有50%占空比的方波时钟信号(见于例如图4A)。如希望，则信号REF_CLK可以展现多于或少于50%的占空比。振荡器92可以不产生理想方波。例如，振荡器92可以生成具有随机抖动(例如，在时域中的随机变化)的方波，该随机抖动导致信号REF_CLK的上升/下降沿在时间上移位，如在图4A中由At所指示。信号REF_CLK的随机抖动可以由概率密度函数(PDF)，例如图4B的概率密度函数f；sc;(t)表征。通常，概率密度函数标绘了带有特别值的随机变量将发生的相对似然性。TOFfosc (t)为作为时间的函数发生的给定抖动标绘了概率。例如，PDF fosc (t)具有对应于额定抖动Λ tN0M的峰值。信号REF_CLK可以因此在大部分时间展现带有约等于额定抖动Λ tN0M的值的随机抖动(例如，在HF中的峰值对应于最高可能的事件)。远离额定抖动的抖动值仍可以发生，但用相对低的概率发生。信号REF_CLK的随机抖动可以因此由TOF f；sc;(t)唯一表征。PLL 72可以由转移函数(transfer function)例如转移函数Hpll Cf)表征，如在图5中所示。转移函数|Hm (f) I标绘了作为频率的函数的PLL 72的幅度响应。转移函数|Hm (f)|可以具有带有有限带宽BW的低通特征。如希望，则相位响应可以与幅度响 应IHpll Cf) I 一起使用以便表征PLL 72。可以通过将PDF fosc (t)与转移函数IHpll Cf) I卷积，确定在PLL 72的输出端的行为。卷积是包括在一个函数在时域中求逆并移位之后将两个函数的乘积积分技术。卷积采用两个函数作为输入，并输出可以作为两个函数的互相关版本观察的第三函数。通常，两个函数的卷积需要该两个函数都在时域中或都在频域中。在其中两个函数在不同域中的情况下，变换例如傅里叶变换(例如，快速傅里叶变换FFT)或傅里叶逆变换(例如，快速傅里叶逆变换(IFFT))可以分别用来将来自时域的函数卷积到频域，或将来自频域的函数卷积回到时域。如希望，则还可以使用变换例如拉普拉斯变换或拉普拉斯逆变换。可以通过使用双域(例如，时间和频率)运算和它们之间的快速变换实现相对于常规SPICE仿真方法的更好吞吐量。PLL 72的输出端(例如，点F)可以由时间函数& (t)和相对应PDF表示，如在图6中所示。在仿真中，可以通过将时间函数与hm (t)(即，|Hm Cf) I的傅里叶逆变换)卷积，来计算fF (t)，如在方程I中所示。fF (t) =fosc (t) *hPLL ⑴(I)在方程I中，符号表示卷积函数。如果PLL转移函数展现峰化，则相对应的输出抖动将在峰化发生的频率放大。均衡器70可以由转移函数Heq (f)表征，如在图7中所示。均衡器70可以用来提供高频提升(区域71)以便补偿任何不希望的高频信号损失。均衡器70可以具有有限带宽BW’，并可以使高频信号衰减超过带宽BW’。数据信号例如差分信号vB (t)可以在均衡器70的输出端(例如，点B)存在，如在图8A中所示。因为均衡器70受具有随机抖动特征的PLL 72控制，所以图3A的理想输入信号vA (t)可以在其经过均衡器70时获得不希望的抖动。图8B示出了在信号vB (t)采样并在一位周期重叠时的眼图fB (t，v)。fB (t，v)的眼图具有至少两处不理想。第一，抖动可以导致眼在时域中变得更狭窄(例如，眼宽ED减小)。第二，均衡器70和PLL 72的受限带宽可以导致还使眼宽EW恶化的有限上升/下降时间。在仿真中，可以通过将眼图fA (t, V)与F1DF fF (t)并与hEQ (t)(例如，hEQ (f)的快速傅里叶变换)卷积，来计算眼图fB (t，V)，如在方程2中所示。fB (t, v) =fA (t,v)*fF (t)*hEQ (t) (2)图9和10分别示出了驱动器78和封装94的|转移函数(即，幅度频率响应)|hDK(f) I和|hPKG (f) |。转移函数|hDK (f) I和|hPKG (f) I可以表示作为频率的函数的幅度响应，并且可以每个都具有低通特征。转移函数|hDK (f) I和|hPKe (f) I可以具有不同带 宽，并可以在不同速率(例如，在频率增加时幅度减小)转降。如在图IlA中所示，差分信号例如V。(t)可以在驱动器78的输出端(例如，点C)存在。图8A的信号vB (t)可以在其经过驱动器78时获得不希望的噪声(例如，由噪声Λ V所指示的电压域中的幅值变化)。驱动器78由可以受到电源变化和噪声(例如，在供电电压Vcc和Gnd中的变化和噪声)的电源线100和102供电。这样生成的随机噪声可以由噪声函数fDK (V)表征。图IlB示出了在信号V。(t)采样并与其自身重叠时的眼图f。(t，V)。fc (t，V)的眼图进一步恶化。第一，噪声可以导致眼在电压域中变得更短(例如，眼高EH减小)。第二，驱动器78的受限带宽可以导致使眼宽EW进一步恶化的更长上升/下降时间。在仿真中，可以通过将眼图fB (t，v)与hDK (t)(例如，|hDK (f) I的傅里叶逆变换)并与噪声函数fDE (V)卷积,来计算眼图f。(t, V),如在方程3中所示。fc (t, v) =fB (t,v)*hDK (t) *fDE (V) (3)如在图12A中所示，信号例如差分信号vD (t)可以在封装94的输出端(例如，点D)存在。封装94的输出端对应于将TX电路62连接到信道66的接口。图12A的信号vD(t)可以由封装94的低通特征进一步恶化。图12B示出了在信号vD (t)采样并在其自身上重叠时的眼图fD (t，v)。封装78的受限带宽可以导致进一步封闭眼图(即，减小眼宽EW)的甚至更长的上升/下降时间。在仿真中，可以通过将眼图(t，v)与hPKe (t)(例如，hPKG (f) I的快速傅里叶逆变换)卷积，来计算眼图fD (t，V)，如在方程4中所示。fD (t, v) =fc (t,v)*hPKG (t) (4)在眼图fD (t,v)中所示的信号可以表示提供到信道66以便传输到RX电路64的
实际信号。链路仿真工具可以执行在方程1-4中所示类型的卷积计算，以便将TX电路62的行为建模。链路仿真工具可以执行二维(2D)卷积(例如，带有两个独立变量的卷积)。这允许取决于时间和电压的模型函数的处理。使用该途径为确定性和随机信号分量执行2D卷积可以实现优于常规ID卷积方法的准确性。图2-12和方程1-4仅用来展示将TX电路建模的一个可能途径。可以使用在图2中所示类型的示意设置并使用在方程1-4中所示类型的2D卷积计算用该类型的途径将RX电路64建模。如希望，则全部数据信号可以是单端的。因为信道66通常仅包括无源元件，所以66通常不引入随机噪声或抖动。信道66可以因此由具有低通特征的转移函数(transfer function)表示。链路仿真工具可以通过将链路10的子系统的每个的结果卷积，来计算作为系统的通信链路10的行为(例如，通过将电路62、电路64和信道66的特征函数卷积)。这样将特征函数卷积产生可以用来确定整个链路系统的性能的总链路特征函数。如在图13中所示，链路仿真工具例如链路仿真工具118可以在计算设备例如计算设备116上运行。链路仿真工具118可以包括链路分析引擎例如链路分析引擎120。链路分析引擎可以用来执行2D卷积计算、BER计算和其他所希望的运算。计算设备116可以基于任何合适计算机或计算机网络。由于一个合适安排，计算设备116包括具有充足处理电路和存储以便运行链路仿真工具118并存储相对应仿真结果的计算机。设备116可以具有用于收集用户输入并向用户显示建模结果的显示器和用户输入界面。
链路仿真工具118可以向定制逻辑设计工具例如定制逻辑设计工具122、可编程逻辑设计工具例如可编程逻辑设计工具126、或其他合适计算机辅助设计工具提供信息。基于由链路仿真工具118提供的信息，设计工具122和126可以用来提供设计参数以便分别帮助设计专用集成电路124和可编程逻辑器件128中的高速I/O通信链路。可以由仿真工具118向系统设计师或其他用户提供的示例性输入屏幕130在图14中示出。屏幕130可以向用户提供输入链路仿真工具设置的机会。屏幕130可以在计算机监视器或其他I/O装置(计算设备116)上显示。输入屏幕130可以具有输入区例如设置参数输入区132。输入区132可以允许用户挑选以便手动编辑或从文件加载剩余链路仿真工具设置。可以通过在编辑选项133上点击来调用下拉菜单或其他界面，以便允许用户在可用选项之间选择。输入屏幕130可以具有另一输入区例如全局设置输入区134。输入区134可以允许用户为通信链路指定所希望的数据速率，并指定所希望的浏览模式文件(例如，包括用于传输的所希望的数据位序列的文件)。输入区134可以包括可填充的文本框或允许用户指定所希望的全局设置的其他输入选项。在图14的实例中，用户已指定链路10必须在8. 5Gbps的数据速率传输数据，并且文件PRBS7. TXT有待使用。文件PRBS7. TXT可以是包括用于仿真的伪随机二进制序列的位的文本文件(作为实例)。输入屏幕130可以具有另一输入区例如信道设置输入区136。输入区136可以允许用户指定所希望的信道文件(例如，包括将特别信道的被动行为建模的参数的文件)。在图14的实例中，用户已在可填充文本框中指定信道文件CH3. S4P用来仿真信道66。输入屏幕130可以具有另一输入区例如TX设置输入区138。输入区138可以允许用户指定在驱动器78的输出端的所希望输出差分电压(VOD)电平。该VOD电平可以表示在高传输信号值和低传输信号值之间的峰到峰电压差(见于例如图12B的眼高HO。较高VOD电平以在传输机的提高功耗为代价转化成较强信号(例如，具有较大幅值的信号)。在图14的实例中，用户已在可填充文本框中指定600mV的VOD电平。输入屏幕130可以具有另一输入区例如BER眼/轮廓输入区140。输入区140可以允许用户指定在传输机和在接收机的所希望的随机抖动(RJ)、随机噪声(RN)、以及其他抖动和噪声分量电平(例如，占空比失真等)。可以以时间单位(例如，皮秒)供应RJ电平，同时可以以信号幅值(例如，毫伏)为单位供应RN电平。随机抖动和噪声电平在链路10内的任何点直接影响眼图和相关联BER图表。在图14的实例中，用户已在可填充文本框中指定
I.5ps的TX RJ电平、mV的TX RN电平、I. 2ps的RX RL电平、以及2. 5mV的RX RN电平用
于仿真。在输入屏幕130上的这些输入区仅是示例性的。如希望，则可以结合用更多设置或选项指定链路仿真工具118的额外输入区。用户可以在菜单按钮例如按钮141上点击，以便引导链路仿真工具118基于在输入屏幕130上指定的链路仿真工具设置仿真通信链路10的操作。在仿真完成之后，用户可以在菜单按钮例如数据显示按钮143上点击，以便显示另一屏幕例如图15的数据显示屏幕142。图15的显示屏幕142可以具有输入区例如数据设置输入区144。输入区144可以 允许用户指定所希望的数据源文件、图表设置、测试点和目标BER。数据源文件可以是含有相对应仿真结果的输出文件。图表设置反映用来显示仿真结果的图表的类型。所希望的测试点指代在通信链路10中感兴趣的特别点。在显示屏幕142上显示的波形或图表可以是所选择的测试点特有的。在图15的实例中，用户已在可填充文本框中指定使用数据源文件DATA. MAT,应使用“眼PDF"图表类型显示在测试点TP4 (例如，在均衡器82的输出端)的波形，并且链路10展现小于10_12的BER。显不屏幕142可以具有另一输入区例如图表选项输入区146。输入区146可以允许用户指定所希望的图表类型和时间轴标度。在图15的实例中，用户已在下拉菜单中指定重叠线用作所希望的图表类型(例如，用来显示2D眼图的图表类型)，并且时间轴标度以皮秒(ps)为单位。显示屏幕142可以具有另一输入区例如行动输入区148。输入区148可以具有菜单按钮例如图表结果按钮150和链路设置按钮152。选择图表结果按钮150可以引导显示屏幕142显示与在输入区144和146中指定的所希望的数据设置和图表选项相对应的波形/图表。选择链路设置按钮152可以运行输入屏幕130以便给予用户按希望更改任何链路仿真工具设置的机会。显示屏幕142可以显示眼图例如眼图150。眼图150可以是在测试点TP4的带有重叠波形的2D图表(例如，标绘了以mV为单位的幅值对以ps为单位的定时)(作为实例)。因为，“眼HF”的图表设置在该实例中选择，所以显示屏幕142可以标绘概率密度函数例如噪声直方图152和抖动直方图154。噪声直方图152可以标绘在中心选通定时(SP，零ps)参考电压的相对发生。噪声直方图的峰值对应于在TP4的所传输信号的额定幅值。例如，额定信号幅值是120mV和-120mV，如在图15中所示。来自这些峰值的扩展或偏差指示影响所传输信号幅值的噪声变化的量。相似地，抖动直方图154标绘了在中心参考电压(B卩，零伏)交点的相对发生。抖动直方图的峰值对应于在TP4的额定交点(例如，其中波形与零参考电压交叉)。例如，额定选通定时交点在75ps和_75ps，如在图15中所示。来自这些峰值的扩展或偏差指示影响所传输信号定时约束的抖动变化的量。数据显示屏幕142可以包括区域例如眼张开区156。区域156可以允许用户为确定眼宽EW和眼高分别指定所希望的电压值和所希望的选通时间。在图15的实例中，用户已挑选在零交点(即，OmV)和在中心选通时间(B卩，Ops)测量眼宽EW和眼高EH。仿真工具118已确定相对应最大眼宽EW是126ps，并且相对应最大眼高是151mV (作为实例)。如希望，则用户可以指定其他参考值以便确定EW和HL在另一合适安排中，数据显示屏幕142可以被配置成显示3维BER图表和其他相关联图表，如在图16中所示。例如，用户可以选择观察在测试点TP3(例如，在缓冲器80的输入端)的带有3D眼图表类型并带有对数(log)标度的眼⑶F (累积密度函数)图表设置。显示屏142可以因此显示BER眼图表例如BER图表158。BER图表158可以是在测试点TP3的3D图表(例如，对照幅值和定时在log标度上标绘BER值)(作为实例)。可以通过向下投影3D BER图表到幅值对时间的2D平面上形成BER轮廓图表例如BER轮廓图表159。BER图表的每个水平剖面对应于图表159的特别BER值和分离轮廓线。〈0}因为在该实例中选择眼⑶F的图表设置，所以显示屏幕142可以标绘累积密度函数(⑶F)例如图表160和162。在图表160和162中的曲线可以有时称为澡盆曲线。图表160可以标绘BER (以log标度)为参考电压的函数。通常，因为交点关于时间轴对应于最 大眼张开(宽度)，所以BER在零交点(S卩，零伏)最小化。因为在所传输信号中的随机噪声，所以BER将在较高参考电压增加。通常，因为宽澡盆特征为对应轴(例如，时间轴)指示较大眼张开，所以希望澡盆曲线161相互远离。图表162可以标绘BER为选通定时的函数。通常，因为在大部分时间，中心选通定时对应于在电压/幅值域中的最大眼高，所以在图表162中的BER在中心选通定时(S卩，零ps)最小化。因为所传输信号固有的随机抖动，所以BER将在更远选通定时(S卩，更远离零ps的定时)增加。在图16的实例中，澡盆曲线163比曲线161相对更宽，指示随机噪声具有比在封闭眼图中的随机抖动的影响更有害的效应。在图16的实例中，仿真工具118已确定相对应最大眼宽EW是44ps，并且相对应最大眼高EH是50mV (见于例如眼张开区156)。因为在均衡器82的输入端(例如，均衡之前在TP3)的信号比在均衡器82的输出端(例如，均衡之后在TP4)的信号更失真，所以这些眼张开值小于在图15中所示的眼张开值。如在图17中所示，数据显示屏幕142也可以用来使用2D眼图表类型显示BER轮廓图表159。轮廓图表159标绘了参考电压对时间(S卩，选通定时)。每条轮廓线例如线164、166或168对应于具有对应BER值的眼张开。通常，带有较小张开的相同轮廓线具有较高BER值(例如，更恶化的信号)，而带有较宽张开的相同轮廓线具有较低BER值。例如，线164、166和168可以分别对应于带有1(Γ12、10-14和1(Γ16的BER值的轮廓曲线。链路仿真工具118可以用来设计可编程逻辑器件集成电路中的通信链路。示例性可编程逻辑器件10在图18中示出。可编程逻辑器件10可以具有用于经输入/输出引脚14驱动信号离开器件10并从其它器件接收信号的输入/输出电路12。可编程逻辑18可以包括组合的和时序的逻辑电路，并可以使用固定的和可编程的互连16互连。可编程逻辑器件含有可编程元件20。通常，可编程元件20可以基于任何合适的可编程技术，例如熔丝、反熔丝、电气可编程的或只读存储器技术、随机访问存储器单元等。可编程元件20每个都可以提供相对应的静态控制输出信号，该输出信号控制可编程逻辑18中相关联逻辑部件的状态。输出信号典型地应用到金属氧化物半导体(MOS)晶体管的栅极。
用于可编程逻辑器件10的示例性系统环境在图19中示出。可编程逻辑器件10可以安装在系统38中的板件36上。可编程逻辑器件10可以从可编程设备或从任何其他合适设备或器件接收配置数据。在图19的实例中，可编程逻辑器件10是从相关联集成电路40接收配置数据的可编程逻辑器件的类型。由于该类型的安排，如希望，则电路40可以安装在与可编程逻辑器件10相同的板件上。电路40可以是可擦写可编程只读存储器(EPROM)芯片、带有内建存储器的可编程逻辑器件配置数据加载芯片(有时称为配置器件)、或任何其他合适器件。当系统38启动(或另一合适时间)时，可以从器件40将用于配置可编程逻辑器件的配置数据供应到可编程逻辑器件，如由路径42示意示出。供应到可编程逻辑器件的配置数据可以在可编程逻辑器件的配置随机访问存储器元件20中存储在该可编程逻辑器件中。系统38可以包括处理电路44、存储46和与器件10通信的其他系统部件48。系统38的部件可以位于一个或多个板件例如板件36或其他合适安装结构或外壳上。如在图19的实例中所示，通信路径用来将器件10互连到其他部件。例如，通信路径37用来在板 件36上安装的集成电路39和可编程逻辑器件10之间输送数据。通信路径35和50用来在可编程逻辑器件10与部件44、46和48之间输送信号。可以经由路径例如路径52向配置器件40供应用于器件10的配置数据。配置器件40可以例如从配置数据加载设备54或在配置器件40中存储该数据的其他合适设备接收配置数据。器件40可以在板件36上安装之前或之后加载数据。其可以是在可编程逻辑器件中设计并实施所希望的逻辑电路的显著保证。逻辑设计师因此通常使用基于计算机辅助设计(CAD)工具的逻辑设计系统帮助他们设计电路。如在图19中所示，可以经由路径例如路径58提供由逻辑设计系统56产生的配置数据到设备54。设备54将配置数据提供到器件40，因此器件40可以后来经由路径42提供该配置数据到可编程逻辑器件10。系统56可以基于一台或多台计算机和一个或多个软件程序。通常，软件和数据可以在系统56中存储在任何计算机可读媒体(存储)上。在典型情况下，逻辑设计系统56由逻辑设计师用来基于来自仿真工具118的仿真结果创造定制电路设计(并且如希望，则可以用来实施链路仿真工具118的功能)。系统56产生提供到配置器件40的相对应配置数据。紧接着加电，在可编程逻辑器件10上的配置器件40和数据加载电路用来加载配置数据进入器件10的CRAM单元20。器件10可以然后用于系统38的正常操作。图20示出了包括在使用链路仿真工具118仿真通信链路10中的示例性步骤。在步骤170，工具118可以向用户提供指定链路系统仿真工具设置的机会(例如，工具118可以提示用户输入所希望的链路数据速率、数据模式文件、信道模型、TX/RX设置、BER设置等)。在步骤172，链路仿真工具118可以运行链路分析引擎120以便产生仿真结果。链路仿真引擎120的运行可以包括执行数学计算(例如，2D卷积运算、快速傅里叶变换等)、生成并显示图表(例如，眼图、BER图表、噪声/抖动直方图等)、以及在运行工具118的计算设备中的存储电路中存储结果(作为实例)。链路仿真工具118可以生成仿真结果。仿真结果可以在屏幕例如在图15和16中所示的数据显示屏幕上显示。仿真结果可以或可以不满足设计标准，取决于系统设计师的要求(步骤180)。如果仿真结果(例如，眼宽、眼高、抖动/噪声直方图、BER轮廓图表等)不满足设计标准，则处理可以循环回到步骤170，因此设计可以改进，如由路径182所指示。如果仿真结果满足设计标准，则链路仿真工具118可以供应输出结果到ASIC (专用集成电路)或PLD (可编程逻辑器件)CAD工具例如系统56。这些工具(例如，系统56)可以然后产生配置数据、用于ASIC的掩模等(步骤184)。配置数据可以加载到可编程集成电路例如图18的可编程逻辑器件集成电路10上(步骤186)。这样配置的可编程集成电路将展现由设计师使用链路仿真工具118和系统56指定的所希望的链路性能。链路仿真工具18可以用来同时仿真任何数目的通信链路。链路仿真工具118用作可以用来设计任何所希望的高速通信链路架构的通用的、端到端的统计链路仿真器。链路仿真工具118可以提供影响总链路性能的任何所希望信号失真/损伤机制的覆盖(例如，损耗介质、反射、串扰、干扰等)。使用链路仿真工具118设计高速通信链路帮助提供准确且迅速的链路系统架构估计和选择结果，并帮助为链路系统和子系统设计提供快速的性能和成本最优化结果。附加实施方案附加实施方案I。I. 一种使用在计算设备上实施的链路仿真工具仿真通信链路的方法，其中所述通信链路包括相关联的链路子系统，并且其中所述链路子系统在所述链路仿真工具中由子系统模型表示，所述方法包括在所述子系统模型上执行二维卷积运算，以便使用所述链路仿真工具为所述通信链路确定链路性能。附加实施方案2.如附加实施方案I所述的方法，其中所述链路子系统包括在所述链路仿真工具中由一个传输机子系统模型表示的一个传输机子系统，并且其中执行所述二维卷积运算包括用所述传输机子系统模型执行二维卷积运算。附加实施方案3.如附加实施方案I所述的方法，其中所述链路子系统包括在所述链路仿真工具中由一个接收机子系统模型表示的一个接收机子系统，并且其中执行所述二维卷积运算包括用所述接收机子系统模型执行二维卷积运算。附加实施方案4.如附加实施方案I所述的方法，其中所述链路子系统包括在所述 链路仿真工具中由一个信道子系统模型表示的一个信道子系统，并且其中执行所述二维卷积运算包括用所述信道子系统模型执行二维卷积运算。附加实施方案5.如附加实施方案I所述的方法，其中所述链路子系统包括在所述链路仿真工具中分别由传输机子系统模型和接收机子系统模型表不的传输机子系统和接收机子系统，并且其中执行所述二维卷积运算包括用所述传输机子系统模型和接收机子系统模型执行所述二维卷积运算。附加实施方案6.如附加实施方案5所述的方法，其中所述传输机和接收机子系统包括每个都由多个特征函数中的对应一个表示的传输机子系统部件和接收机子系统部件，所述方法进一步包括在所述多个特征函数上执行二维卷积运算。附加实施方案7.如附加实施方案6所述的方法，其中所述传输机子系统部件包括从由以下部件构成的第一集合中选择的部件第一均衡器、第一锁相环路、第一振荡器和驱动器，并且其中所述接收机子系统部件包括从由以下部件构成的第二集合中选择的部件缓冲器、第二均衡器、第二锁相环路和第二振荡器。附加实施方案8.如附加实施方案7所述的方法，其中在所述多个特征函数上执行所述二维卷积运算包括将与所述第一均衡器、所述第一锁相环路、所述第一振荡器和所述驱动器相关联的所述特征函数卷积，以便产生所述传输机子系统模型；以及将与所述缓冲器、所述第二均衡器、所述第二锁相环路和所述第二振荡器相关联的所述特征函数卷积，以便产生所述接收机子系统模型。附加实施方案9. 一种使用在计算设备上实施的链路仿真工具仿真通信链路的方法，所述方法包括用所述链路仿真工具，在所述通信链路中的至少一些中的给定点，为具有变化信号幅值的所传输信号显示定时图；以及用所述链路仿真工具，为所述通信链路中的至少一些，显不表不在所述传输信号中信号幅值变化分布的概率密度函数图表。附加实施方案10.如附加实施方案9所述的方法，其中显示所述定时图包括为所述通信链路显示所述传输信号的眼图。附加实施方案11.如附加实施方案9所述的方法，其中显示所述概率密度函数图表包括为所述通信链路显示用于所述传输信号的噪声直方图表。 附加实施方案12.如附加实施方案11所述的方法，进一步包括用所述链路仿真工具，为所述通信链路显示用于所述传输信号的抖动直方图表。附加实施方案13.如附加实施方案9所述的方法，进一步包括用所述链路仿真工具，为在所述通信链路中的至少一些中的所述给定点显示所述传输信号的三维误码率图表。附加实施方案14.如附加实施方案13所述的方法，进一步包括用所述链路仿真工具，为所述通信链路的显示与所述误码率相关联的累积密度函数图表，其中所述累积密度函数图表包括是电压的函数的第一累积密度函数图表和是时间的函数的第二累积密度函数图表。附加实施方案15. —种使用在计算设备上实施的链路仿真工具仿真通信链路的方法，所述方法包括用所述链路仿真工具，为所述通信链路中的至少一些接收用户选择的随机抖动要求；用所述链路仿真工具，为所述通信链路中的至少一些接收用户选择的随机噪声要求；以及用所述链路仿真工具，基于所述用户选择的随机抖动和噪声要求为所述通信链路中的至少一些产生仿真结果。附加实施方案16.如附加实施方案15所述的方法，进一步包括用所述链路仿真工具，为所述通信链路接收用户选择的数据速率。附加实施方案17.如附加实施方案15所述的方法，进一步包括用所述链路仿真工具，为所述通信链路接收用户选择的目标误码率。附加实施方案18.如附加实施方案17所述的方法，其中产生所述仿真结果包括为所述通信链路显示抖动、噪声累积密度函数图表和所述用户选择的目标误码率，其中显示所述抖动和噪声累积密度函数图表基于所述用户选择的随机抖动和噪声要求。附加实施方案19.如附加实施方案15所述的方法，其中产生所述仿真结果包括为所述通信链路显示抖动和噪声概率密度函数图表，其中显示所述抖动和噪声概率密度函数图表基于所述用户选择的随机抖动和噪声要求。附加实施方案20. —种用于仿真在通信链路中的性能的计算机可读存储媒体上的软件，包括用于为所述通信链路接收用户选择的链路仿真设置的代码；用于执行二维卷积运算以便仿真在所述通信链路中的性能的代码；以及用于显示通过执行所述二维卷积运算产生的用于所述通信链路的仿真结果的代码。
前述仅是本发明的原理的展示，并且各种修改可以在不背离本发明的范畴和精神 的情况下由本领域技术人员做出。前述实施方案可以个别实施或在任何组合中实施。
权利要求
1.一种使用在计算设备上实施的链路仿真工具仿真通信链路的方法，其中所述通信链路包括相关联的链路子系统，并且其中所述链路子系统在所述链路仿真工具中由子系统模型表示，所述方法包括 在所述子系统模型上执行二维卷积运算，以便使用所述链路仿真工具为所述通信链路确定链路性能。
2.如权利要求I所述的方法，其中所述链路子系统包括在所述链路仿真工具中由一个传输机子系统模型表示的一个传输机子系统，并且其中执行所述二维卷积运算包括用所述传输机子系统模型执行二维卷积运算。
3.如权利要求I所述的方法，其中所述链路子系统包括在所述链路仿真工具中由一个接收机子系统模型表示的一个接收机子系统，并且其中执行所述二维卷积运算包括用所述接收机子系统模型执行二维卷积运算。
4.如权利要求I所述的方法，其中所述链路子系统包括在所述链路仿真工具中由一个信道子系统模型表示的一个信道子系统，并且其中执行所述二维卷积运算包括用所述信道子系统模型执行二维卷积运算。
5.如权利要求I所述的方法，其中所述链路子系统包括在所述链路仿真工具中分别由传输机子系统模型和接收机子系统模型表示的传输机子系统和接收机子系统，并且其中执行所述二维卷积运算包括用所述传输机子系统模型和接收机子系统模型执行所述二维卷积运算。
6.如权利要求5所述的方法，其中所述传输机和接收机子系统包括每个都由多个特征函数中的对应一个表示的传输机子系统部件和接收机子系统部件，所述方法进一步包括 在所述多个特征函数上执行二维卷积运算。
7.如权利要求6所述的方法，其中所述传输机子系统部件包括从由以下部件构成的第一集合中选择的部件第一均衡器、第一锁相环路、第一振荡器和驱动器，并且其中所述接收机子系统部件包括从由以下部件构成的第二集合中选择的部件缓冲器、第二均衡器、第二锁相环路和第二振荡器。
8.如权利要求7所述的方法，其中在所述多个特征函数上执行所述二维卷积运算包括 将与所述第一均衡器、所述第一锁相环路、所述第一振荡器和所述驱动器相关联的所述特征函数卷积，以便产生所述传输机子系统模型；以及 将与所述缓冲器、所述第二均衡器、所述第二锁相环路和所述第二振荡器相关联的所述特征函数卷积，以便产生所述接收机子系统模型。
9.一种使用在计算设备上实施的链路仿真工具仿真通信链路的方法，所述方法包括 用所述链路仿真工具，在所述通信链路中的至少一些中的给定点，为具有变化信号幅值的所传输信号显示定时图；以及 用所述链路仿真工具，为所述通信链路中的至少一些，显示表示在所述传输信号中信号幅值变化分布的概率密度函数图表。
10.如权利要求9所述的方法，其中显示所述定时图包括为所述通信链路显示所述传输信号的眼图。
11.如权利要求9所述的方法，其中显示所述概率密度函数图表包括为所述通信链路显不用于所述传输信号的噪声直方图表。
12.如权利要求11所述的方法，进一步包括 用所述链路仿真工具，为所述通信链路显示用于所述传输信号的抖动直方图表。
13.如权利要求9所述的方法，进一步包括 用所述链路仿真工具，为在所述通信链路中的至少一些中的所述给定点显示所述传输信号的三维误码率图表。
14.如权利要求13所述的方法，进一步包括 用所述链路仿真工具，为所述通信链路的显示与所述误码率相关联的累积密度函数图表，其中所述累积密度函数图表包括是电压的函数的第一累积密度函数图表和是时间的函数的第二累积密度函数图表。
15.一种使用在计算设备上实施的链路仿真工具仿真通信链路的方法，所述方法包括 用所述链路仿真工具，为所述通信链路中的至少一些接收用户选择的随机抖动要求； 用所述链路仿真工具，为所述通信链路中的至少一些接收用户选择的随机噪声要求；以及 用所述链路仿真工具，基于所述用户选择的随机抖动和噪声要求为所述通信链路中的至少一些产生仿真结果。
16.如权利要求15所述的方法，进一步包括 用所述链路仿真工具，为所述通信链路接收用户选择的数据速率。
17.如权利要求15所述的方法，进一步包括 用所述链路仿真工具，为所述通信链路接收用户选择的目标误码率。
18.如权利要求17所述的方法，其中产生所述仿真结果包括为所述通信链路显示抖动、噪声累积密度函数图表和所述用户选择的目标误码率，其中显示所述抖动和噪声累积密度函数图表基于所述用户选择的随机抖动和噪声要求。
19.如权利要求15所述的方法，其中产生所述仿真结果包括为所述通信链路显示抖动和噪声概率密度函数图表，其中显示所述抖动和噪声概率密度函数图表基于所述用户选择的随机抖动和噪声要求。
20.一种用于仿真在通信链路中的性能的计算机可读存储媒体上的软件，包括 用于为所述通信链路接收用户选择的链路仿真设置的代码； 用于执行二维卷积运算以便仿真在所述通信链路中的性能的代码；以及 用于显示通过执行所述二维卷积运算产生的用于所述通信链路的仿真结果的代码。
全文摘要
提供了一种用于仿真高速通信链路系统的链路仿真工具。通信链路可以包括链路子系统例如传输(TX)电路、接收(TX)电路、提供参考时钟信号到TX和RX电路的振荡器电路、以及将该TX和RX电路链接的信道。该链路仿真工具使用行为模型可以将该子系统的每个建模。该行为模型可以包括特征函数例如传递函数、概率密度函数和眼特征。该链路仿真工具可以具有链路分析引擎，该链路分析引擎能够执行二维(二变量)卷积运算，并在由行为模型提供的特征函数上应用双域(频率-时间)变换，以便仿真在该链路系统的性能。该链路仿真工具可以具有允许用户指定所希望的链路参数的输入屏幕和显示仿真结果的数据显示屏幕。
文档编号G06F17/50GK102870094SQ201180020060
公开日2013年1月9日 申请日期2011年4月19日 优先权日2010年4月19日
发明者P·李, M·斯玛瑙茨, T·M·灿, S·舒马拉耶夫 申请人:阿尔特拉公司