主机控制的io功率管理的制作方法
【专利摘要】互连设备的系统和方法可包括输入/输出(IO)连接器，该IO连接器具有带集成的电压调节器的缓冲器。集成的电压调整器可包括第一供电输出和第二供电输出，其中IO连接器包括耦合至第一供电输出的IO功率触头。IO连接器也可包括被耦合至第二供电输出的逻辑功率触头。在一个例子中，主机设备可向缓冲器发布功率管理命令以独立于第一供电输出地缩放第二供电输出。
【专利说明】主机控制的IO功率管理
【背景技术】【技术领域】
[0001]各实施例总地涉及输入/输出(?ο)接口。更具体地，各实施例涉及对外围设备IO和逻辑电路具有独立供电触头的IO连接器配置。
[0002]讨论
[0003]计算系统可包括一个或多个USB (通用串行总线，例如2008年11月12日1.0修正版的USB规范3.0，USB应用者论坛)端口、，以支持与诸如键盘、鼠标、相机等外围组件的IO通信。典型USB端口的触头可具有单个专用的引脚以向外围设备供电。因此，主机计算系统在功率和性能方面优化外围设备的能力可能是有限的。
[0004]附图简述
[0005]本领域内技术人员通过阅读下面的说明书和权利要求书并参照附图能清楚知道本发明的实施例的各种优势，在附图中: [0006]图1是根据一个实施例在主机平台和外围设备之间的连接的一个例子的方框图；
[0007]图2是根据一个实施例在两个主机平台之间的连接的一个例子的方框图；
[0008]图3是根据一实施例管理外围设备的功耗的方法示例的流程图；以及
[0009]图4是根据一个实施例具有多组IO触头的IO连接器示例的立体图。
【具体实施方式】
[0010]各实施例可包括输入/输出(IO)连接器，该IO连接器具有带集成的电压调整器的缓冲器。IO连接器也可包括耦合至集成的电压调整器的IO功率触头以及耦合至集成的电压调整器的逻辑功率触头。
[0011]各实施例也可包括具有本地主机设备和IO连接器的系统。
[0012]IO连接器可包括缓冲器、IO功率触头和逻辑功率触头，其中缓冲器具有集成的电压调整器。IO功率触头可耦合至集成的电压调整器，并且逻辑功率触头可耦合至集成的电压调整器。
[0013]其它实施例可涉及一种计算机实现的方法，在该方法中检测外围设备至IO连接器的连接。IO连接器可具有耦合至集成的电压调整器的IO功率触头以及耦合至集成的电压调整器的逻辑功率触头。如果外围设备是外部主机设备，则该方法也可用于禁用至IO功率触头和逻辑功率触头中的至少一个的供电输出。
[0014]另外，各实施例可包括计算机可读存储介质，该介质包括一组指令，所述指令如果由处理器执行的话，则使计算机接收外围设备和IO连接器之间的连接通知，所述IO连接器具有耦合至IO连接器的集成的电压调整器的IO功率触头以及耦合至集成的电压调整器的逻辑功率触头。这些指令也可使计算机执行功率管理分析，并基于功率管理分析指令IO连接器调整对IO功率触头和逻辑功率触头中的至少一个的供电输出。
[0015]现在转向图1，其示出主机平台10，其中主机平台10的IO连接器12连接至外围设备14。主机平台10可包括例如个人数字助理(PDA)、移动互联网设备(MID)、无线智能电话、媒体播放机、成像设备、智能平板电脑、膝上计算机、台式个人计算机(PC)、服务器等，或前述任意组合。一般来说，外围设备114可包括例如键盘、鼠标、相机、PDA、MID、无线智能电话、媒体播放机、成像设备、智能平板电脑等，或前述任意组合。在图示例子中，IO连接器12包括缓冲器16，该缓冲器16具有集成的电压调整器(VR) 18，VR18能向平台上组件和平台外组件两者提供多个、可动态缩放的供电电压。
[0016]具体地说，图不的VR18具有可缩放的第一供电输出(例如，VeeIO) 20,该第一供电输出20耦合至IO功率触头24，当外围设备14的IO连接器(未示出)与主机平台10的IO连接器12匹配(例如被插入到主机平台10的IO连接器12)时，IO功率触头24进而与外围设备14的IO功率触头26形成电连接。外围设备14的IO功率触头26可被耦合至外围设备14的一个或多个IO信令电路(未示出)，其中IO信令电路被用来控制经由IO信令触头34、36和IO通道38与主机平台10的数据交换。IO通道38可利用单端信令和/或差动信令技术，这取决于情况。因此，集成的VR18的第一供电输出20与IO功率触头26之间的连接允许外围设备14的IO信令电路由主机平台10供电。
[0017]图示的VR18也具有可缩放的第二供电输出(例如V。。逻辑)28，该第二供电输出28耦合至IO连接器12的逻辑功率触头30，当外围设备14的IO连接器与IO连接器12匹配时，这形成与外围设备14的相应逻辑功率触头32的电连接。逻辑功率触头32可耦合至外围设备14的非信令电路，例如光/运动处理逻辑(例如在鼠标中)、键击处理逻辑(例如在键盘中)等等。事实上，IO连接器12可包括多个逻辑功率触头，其中的每一个耦合至集成的VR18的独立可缩放供电输出。因此，集成的VR18的第二供电输出28与逻辑功率触头32之间的连接允许外围设备14上的其它逻辑通过独立于IO信令电路的主机平台10供电。在这个方面，图示的主机平台10进一步包括主机设备40，诸如处理器、平台控制器中枢(PCH)和/或能够指令缓冲器16动态地调整第二供电输出28和第一供电输出20的其它芯片集组件42。
[0018]例如，主机设备40可向缓冲器16发布一个或多个功率管理命令，其中缓冲器16可响应于功率管理命令增加、减小或甚至禁用第二供电输出28，同时将第一供电输出20维持在相同或不同的水平。调整可以是例如数据率的函数，使得可对于不同的操作模式/速度优化外围设备14的功耗。由此，主机设备40能在较低速操作模式下向下按比例缩小被施加至逻辑功率触头32的电压，从而节省电力和/或延长电池寿命。缓冲器16能替代地留驻在主机设备40上或主机平台10上的其它位置。
[0019]图2示出一场景，其中另一(例如外部)主机平台44经由IO连接器12连接至本地主机平台10。在图示例子中，外部主机平台44也包括具有缓冲器16’的IO连接器12’，该缓冲器16’具有集成的VR18’。由于集成的VR18’也分别通过第一和第二供电输出20’、28’对其功率触头24’、30’供电，图示的架构被配置成防止平台10、44间发生功率冲突。具体地说，图示缓冲器16检测平台10、44之间的连接，并确定平台44是否为主机平台(例如向其它设备提供功率)。如果是，则第一和第二供电输出20、28可被禁用，由此没有功率被分别传输至功率触头24、30。类似地，外部主机平台44的缓冲器16’可确定平台10是主机平台，并相应地禁用其第一和第二供电输出20’、28’。外部电源的检测可根据情况通过过电流检测机制或其它适当的技术来实现。[0020]图示例子中的平台10、44也可彼此协商，在这些平台10、44上，设备将功率提供给对方。在这种情形下，协商可经由IO信令触头34、34’和IO通道38在主机平台10的主机设备40和外部主机平台44的主机设备40’之间发生。下层的信令协议可根据例如USB技术、显示器端口(DP，即嵌入式显示器端口标准(eDP)版本1.3，2011年I月，视频电子标准协会)技术、高清多媒体接口(HDMI，例如HDMI规范，1.3a版，2006年11月10日，HDMI许可有限公司)技术、Thunderbolt (例如ThunderboltTM技术:转型PC I/O, 2011,英特尔公司)技术、外围部件互连快速(PC1-e，例如PCI Express xl6图形150W-ATX规范1.0, PCI特殊利益团体)技术等等。
[0021]现在转向图3，其示出管理外围设备的功耗的方法46。方法46可实现为一组逻辑指令，这组逻辑指令被存储在诸如随机存取存储器(RAM)、只读存储器(ROM)、可编程ROM(PROM)、闪存等机器或计算机可读存储介质中，存储在诸如可编程逻辑阵列(PLA)、现场可编程门阵列(FPGA)、复杂可编程逻辑器件(CPLD)的可配置逻辑中，存储在使用诸如专用集成电路(ASIC)、CM0S的电路技术或晶体管-晶体管逻辑(TTL)技术的固定功能逻辑硬件中，或其任意组合。例如，执行方法46中示出的操作的计算机程序代码可以一种或多种编程语言的任何组合写成，包括诸如C++等面向对象的编程语言以及诸如“C”编程语言的传统程序性编程语言或类似的编程语言。此外，方法46可使用任意前述电路技术来实现。
[0022]处理框48提供对外围设备与主机平台的IO连接器的连接的检测。可在方框50作出判断，即外围设备是否为外部主机平台。如果是，则在方框52可禁用IO连接器的供电输出。方框52也可涉及在两个平台之间协商功率传输配置，如已经讨论过的那样。如果外围设备不是主机设备，则图示的方框54通知连接的本地主机设备。本地主机设备可例如包括诸如处理器、PCH或其它适当系统组件的芯片集组件。一旦在方框56接收到通知，本地主机设备执行功率管理分析。也可在现行基础上或响应一个或多个其它触发器进行的功率管理分析可牵涉到确定本地主机平台上的可用功率量。可用功率量可因变于例如本地主机平台是墙式供电的还是电池供电的、本地主机平台的处理需求、在平台是电池供电的情形下的剩余电池寿命等等。图示的方框60基于功率管理分析将一个或多个功率管理命令发布给IO连接器。
[0023]响应于在方框62接收到功率管理命令，IO连接器可在方框64调整集成的电压调整器的一个或多个逻辑供电输出。调整可牵涉到减小逻辑供电输出(例如低可用功率或低数据率)、增加逻辑供电输出(例如高可用功率或高数据率)、停用逻辑供电输出等等。另夕卜，方框64可用于调整IO连接器的IO供电输出。然而，对逻辑供电输出的调整可独立于对IO信令供电作出的任何调整。
[0024]图4示出一 IO连接器66，该IO连接器66具有并排地定位于共用壳体70内的多组IO触头68 (68a-68d)。每组IO触头68可包括一个或多个逻辑供电触头，这些触头被配置成独立地将功率从IO功率触头提供给外围设备，所述IO功率触头将功率提供给外围设备的IO信令电路。在图示例子中，每组IO触头68具有相应的半导体封装件72 (72a-72d)，该半导体封装件72包括缓冲器，该缓冲器具有集成的电压调整器。替代性配置可包括单个半导体封装件，它具有向每一组IO触头68供电的共用缓冲器。
[0025]这种配置中的功率管理可将耦合至IO连接器66的外围设备的数量以及这些外围设备各自的功率需求考虑在内。例如，本地主机设备可确定一个连接的外围设备是高数据率设备，而另一连接的外围设备是低数据率设备。因此，本地主机设备可指令与低数据率设备关联的缓冲器以减少被施加至其相应逻辑功率触头的功率，并指令与高数据率设备关联的缓冲器以增加被施加至其相应逻辑功率触头的功率。此外，可鉴于来自本地主机平台(例如墙式或电池电源、处理开销、性能需求)可供使用的功率作出电压缩放判断。
[0026]本文描述的技术因此可利于构造更具缩放性的IO接口，同时将外部缩放需求与内部缩放需求分开。另外，可基于可控的设备供电来获得功率优化接口。具体地说，主机设备可基于系统级需求来优化外围设备性能。
[0027]本发明的实施例可适用于所有类型的半导体集成电路(IC)芯片。这些IC芯片的例子包括但不限于处理器、控制器、芯片集组件、可编程逻辑阵列(PLA)、存储器芯片、网络芯片、片上系统(SoC)、SSD/NAND控制器ASIC等等。另外，在一些附图中，信号导线是用线表示的。一些线可以不同以表示更具构成性的信号路径，具有数字标号以表示构成性信号路径的数目，和/或在一端或多端具有箭头以表示主要信息流向。然而，这不应当被解释成限制。相反，这些新增的细节可结合一个或多个示例性实施例使用以利于电路的更容易理解。任何表示的信号线，不管是否具有附加信息，可实际上包括沿多个方向行进并可用任何适宜类型的信号机制实现的一个或多个信号，所述信号方案例如是用差分线对、光纤线和/或单端线实现的数字或模拟线。
[0028]已给出示例尺寸/模型/值/范围，尽管本发明的实施例不仅限于此。随着制造技术(例如光刻法)随时间的成熟，可望能制造出更小尺寸的设备。另外，为了解说和说明的简单，与IC芯片公知的功率/接地连接和其它组件可在附图中示出也可不示出，并且这样做也是为了不使本发明的实施例的某些方面变得晦涩。此外，配置可以框图形式示出以避免使本发明的实施例变得晦涩，并且这也鉴于针对这些框图配置的实现的细节很大程度地依赖于实施例实现在的平台的事实，即这些细节应当落在本领域内技术人员的眼界内。在阐述具体细节(例如电路)以描述本发明的示例性实施例的情形下，本领域内技术人员应当清楚没有这些具体细节或对这些具体细节作出变型也可实施本发明的实施例。说明书因此应当被视为解说性的而非限定性的。
[0029]术语“耦合的”在本文中可用来指示所研究的组件之间的任何类型关系(直接或间接)，并可适用于电气连接、机械连接、流体连接、光连接、电磁连接、电机连接或其它连接。另外，术语“第一”、“第二”等在这里的使用仅为了利于说明，并且不带有任何特定的时间或年代意义，除非另有说明。
[0030]本领域内技术人员从前面的说明可以理解，本发明的实施例的广泛技术可以多种形式来实现。因此，尽管已结合其特例描述了本发明的实施例，然而本发明的实施例的真实范围不受此限，因为本领域内技术人员在研究附图、说明书和下面的权利要求书之后很容易理解其它的修正形式。
【权利要求】
1.一种系统，包括: 本地主机设备；以及 包括缓冲器、IO功率触头和逻辑功率触头的输入/输出(IO)连接器，所述缓冲器具有被耦合至IO功率触头和逻辑功率触头的集成的电压调整器。
2.如权利要求1所述的系统，其特征在于，所述缓冲器: 检测外围设备与所述IO连接器的连接，并且如果所述外围设备是外部主机设备则禁用所述集成的电压调整器的供电输出。
3.如权利要求2所述的系统，其特征在于，所述缓冲器: 通知本地主机设备所述连接， 从所述本地主机设备接收功率管理命令，并响应于所述功率管理命令调整对所述逻辑功率触头的供电输出。
4.如权利要求3所述的系统，其特征在于，所述缓冲器响应于所述功率管理命令并独立于至IO功率触头的供电输出，减小对所述逻辑功率触头的所述供电输出。
5.如权利要求3所述的系统，其特征在于，所述缓冲器响应于所述功率管理命令并独立于第一供电输出，增加对所述逻辑功率触头的所述供电输出。
6.如权利要求3所述的系统，其特征在于，所述主机设备: 接收连接的通知； 执行功率管理分析；以及 基于所述功率管理分析来产生所述功率管理命令。
7.如权利要求6所述的系统，其特征在于，所述功率管理分析包括关于系统是墙式供电的还是电池供电的判断。
8.如权利要求3所述的系统，其特征在于，所述IO连接器进一步包括耦合至所述集成的电压调整器的多个逻辑功率触头，并且所述缓冲器响应于所述功率管理命令调整至所述多个逻辑功率触头中的至少一个的供电输出。
9.一种输入/输出(IO)连接器,包括: 具有集成的电压调整器的缓冲器； 耦合至所述集成的电压调整器的IO功率触头；以及 耦合至所述集成的电压调整器的逻辑功率触头。
10.如权利要求9所述的IO连接器，其特征在于，所述缓冲器: 检测外围设备与所述IO连接器的连接，并且如果所述外围设备是主机设备则禁用所述集成的电压调整器的供电输出。
11.如权利要求10所述的IO连接器，其特征在于，所述缓冲器: 通知主机设备所述连接， 从所述主机设备接收功率管理命令，并响应于所述功率管理命令调整对所述逻辑功率触头的供电输出。
12.如权利要求11所述的IO连接器，其特征在于，所述缓冲器响应于所述功率管理命令并独立于至IO功率触头的供电输出减小对所述逻辑功率触头的所述供电输出。
13.如权利要求11所述的IO连接器，其特征在于，所述缓冲器响应于所述功率管理命令并独立于至IO功率触头 的供电输出增加对所述逻辑功率触头的所述供电输出。
14.如权利要求11所述的IO连接器，其特征在于，还包括耦合至所述集成的电压调整器的多个逻辑功率触头，所述缓冲器响应于所述功率管理命令调整至所述多个逻辑功率触头中的至少一个的供电输出。
15.—种计算机实现的方法，包括: 检测外围设备与输入/输出(IO)连接器的连接，所述输入/输出连接器具有耦合至集成的电压调整器的IO功率触头以及耦合至集成的电压调整器的逻辑功率触头；以及 如果外围设备是外部主机设备，则禁用对所述IO功率触头和所述逻辑功率触头中的至少一个的供电输出。
16.如权利要求15所述的方法，其特征在于，进一步包括: 在所述IO连接器处接收功率管理命令；以及 响应于所述功率管理命令调整对所述逻辑功率触头的供电输出。
17.如权利要求16所述的方法，其特征在于，调整对所述逻辑功率触头的供电输出包括独立于对所述IO功率触头的供电输出减小对所述逻辑功率触头的供电输出。
18.如权利要求16所述的方法，其特征在于，调整对所述逻辑功率触头的供电输出包括独立于对所述IO功率触头的供电输出增大对所述逻辑功率触头的供电输出。
19.如权利要求16所述的方法，其特征在于，还包括执行功率管理分析，其中所述功率管理命令是基于所述功率管理分析发布的。
20.如权利要求19所述 的方法，其特征在于，所述功率管理分析包括关于包括IO连接器的系统是墙式供电的还是电池供电的判断。
21.如权利要求16所述的方法，其特征在于，还包括响应于所述功率管理命令调整至多个逻辑功率触头中的至少一个的供电输出。
22.一种包括一组指令的计算机可读存储介质，如果所述指令由处理器执行，使计算机: 接收在外围设备与输入/输出(IO)连接器之间连接的通知，所述IO连接器具有耦合至所述IO连接器的集成的电压调整器的IO功率触头以及耦合至所述集成的电压调整器的逻辑功率触头； 执行功率管理分析；以及 基于所述功率管理分析指令所述IO连接器以调整对所述IO功率触头和所述逻辑功率触头中的至少一者的供电输出。
23.如权利要求22所述的介质，其特征在于，所述功率管理分析包括关于包括IO连接器的系统是墙式供电的还是电池供电的判断。
24.如权利要求22所述的介质，其特征在于，功率管理命令被发布给所述IO连接器。
25.如权利要求24所述的介质，其特征在于，所述功率管理命令指令所述IO连接器独立于对所述IO功率触头的供电输出减小对所述逻辑功率触头的供电输出。
26.如权利要求24所述的介质，其特征在于，所述功率管理命令指令所述IO连接器独立于对所述IO功率触头的供 电输出增大对所述逻辑功率触头的供电输出。
【文档编号】G06F13/14GK103890743SQ201180074214
【公开日】2014年6月25日 申请日期:2011年10月17日 优先权日:2011年10月17日
【发明者】J·E·耀斯, S·R·穆尼, H·L·赫克, B·K·卡斯帕, F·T·哈迪 申请人:英特尔公司