向量频率压缩指令的制作方法

向量频率压缩指令的制作方法
【专利摘要】一种处理器核，包括用于解码包括源操作数和目的地操作数的向量频率压缩指令的硬件解码单元。源操作数指定包括多个源数据元素的源向量寄存器，多个源数据元素包括都要被压缩到目的地向量寄存器中作为值和行程长度对的一个或多个相同数据元素行程。目的地操作数标识目的地向量寄存器。处理器核还包括用于执行所解码的向量频率压缩指令的执行单元，该指令使得对于每个源数据元素，将值复制到目的地向量寄存器中以指示该源数据元素的值。将一个或多个相同源数据元素行程编码到目的地向量寄存器中作为由该行程的行程长度跟随的预定压缩值。
【专利说明】向量频率压缩指令
【技术领域】
[0001 ] 本发明的领域一般涉及计算机处理器架构，更具体地涉及向量频率压缩指令。
【背景技术】
[0002]指令集，或指令集架构(ISA)是涉及编程的计算机架构的一部分，并可以包括原生数据类型、指令、寄存器架构、寻址模式、存储器架构，中断和异常处理、以及外部输入和输出(I/O)。应注意术语指令在本文中一般指的是宏指令一即提供给处理器以供执行的指令一与从处理器的解码器解码宏指令得到的微指令或微操作不同。指令集架构与微架构不同，微架构是实现ISA的处理器的内部设计。带有不同的微架构的处理器可以共享共同的指令集。
[0003]指令集包括一个或多个指令格式。给定指令格式定义各种字段(位数、位位置)以指定要执行的操作以及将对其进行该操作的操作数等。给定指令是使用给定指令格式来表达的，并指定操作和操作数。指令流是特定指令序列，其中，序列中的每一指令都是指令以指令格式出现。
[0004]科学、金融、自动向量化的通用RMS (识别、挖掘以及合成)/可视和多媒体应用(例如，2D/3D图形、图像处理、视频压缩/解压缩、语音识别算法和音频操纵)常常需要对大量的数据项执行相同操作(被称为“数据并行性”)。单指令多数据(SMD)是指使处理器对多个数据项执行相同操作的一种指令。SMD技术特别适于能够在逻辑上将寄存器中的位分割为若干个固定尺寸的数据元素的处理器，其中每一个数据元素都表示单独的值。例如，64位寄存器中的位可以被指定为作为四个单独的16位数据元素来操作的源操作数，每一个数据元素都表示单独的16位值。作为另一个示例，256位寄存器中的位可以被指定为四个单独的64位打包数据元素(四字(Q)尺寸的数据元素)、八个单独的32位打包数据元素(双字(D)尺寸的数据元素)、十六个单独的16位打包数据元素(字(W)尺寸的数据元素)、或三十二个单独的8位数据元素(字节(B)尺寸的数据元素)来操作的源操作数。这种类型的数据被称为打包数据类型或向量数据类型，这种数据类型的操作数被称为打包数据操作数或向量操作数。换句话说，打包数据项或向量指的是打包数据元素的序列；并且打包数据操作数或向量操作数是SIMD指令(也称为打包数据指令或向量指令)的源操作数或目的地操作数。
[0005]作为示例，一种类型的SIMD指令指定要以纵向方式对两个源向量操作数执行的单个向量操作，以利用相同数量的数据元素，以相同数据元素顺序，生成相同尺寸的目的地向量操作数(也称为结果向量操作数)。源向量操作数中的数据元素被称为源数据元素，而目的地向量操作数中的数据元素被称为目的地或结果数据元素。这些源向量操作数是相同尺寸，并包含相同宽度的数据元素，如此，它们包含相同数量的数据元素。两个源向量操作数中的相同位位置中的源数据元素形成数据元素对(也称为相对应的数据元素；即，每个源操作数的数据元素位置O中的数据元素相对应，每个源操作数的数据元素位置I中的数据元素相对应，等等)。由该SIMD指令所指定的操作分别地对这些源数据元素对中的每一对执行，以生成匹配的数量的结果数据元素，如此，每一对源数据元素都具有对应的结果数据元素。由于操作是纵向的并且由于结果向量操作数尺寸相同，具有相同数量的数据元素，并且结果数据元素与源向量操作数以相同数据元素顺序来存储，因此，结果数据元素与源向量操作数中的它们的对应的源数据元素对处于结果向量操作数的相同位位置。除此示例性类型的SMD指令之外，还有各种其他类型的SMD指令(例如，只有一个或具有两个以上的源向量操作数的；以横向方式操作的；生成不同尺寸的结果向量操作数的，具有不同尺寸的数据元素的，和/或具有不同的数据元素顺序的)。应该理解，术语目的地向量操作数(或目的地操作数)被定义为执行由指令所指定的操作的直接结果，包括将该目的地操作数存储在某一位置(寄存器或由该指令所指定的存储器地址)，以便它可以作为源操作数由另一指令访问(由另一指令指定相同位置)。
[0006]某些指令集架构允许多个向量和标量操作并行完成并更新指令集架构寄存器集。可以利用这些指令集架构实现压缩/解压缩指令和算法，诸如基于行程长度编码(run-1 ength encoding, RLE)的指令。
[0007]RLE是无损数据压缩的一种形式，其中当数据流中的数据序列中包含一个或多个连续数据值集合时对这些数据序列进行压缩。不是存储连续数据值集合中的每个数据元素，而是存储具有该值的单个元素且其后跟随有具有连续元素计数的元素。这种压缩形式对包含许多这种行程(run)的数据最有用。
[0008]例如，基于零的压缩/解压缩利用数据流中频繁出现的零元素。在一些数据类型中，尤其是与图形处理关联的数据，通常允许数据的重要部分包含值零并因此包含许多零行程。基于零的RLE通常被称为基于零的压缩。但是，如果压缩可以受益于选择另一 RLE值，其它RLE方案可以基于零之外的值。
【专利附图】

【附图说明】
[0009]通过参考用来说明本发明的实施例的以下描述和附图，可最好地理解本发明。在附图中:
[0010]图1示出根据一个实施例的向量频率压缩指令的示例性执行；
[0011]图2示出根据一个实施例的向量频率压缩指令的示例性执行；
[0012]图3是示出根据一个实施例的示例性操作的流程图，示例性操作用于通过在处理器中执行向量频率压缩指令，将来自源向量寄存器的值压缩到目的地向量寄存器；
[0013]图4A示出根据一个实施例的示例性AVX指令格式，包括VEX前缀、实操作码字段、Mod R/M字节、SIB字节、位移字段以及IMM8。
[0014]图4B示出根据一个实施例来自图4A的哪些字段构成完整操作码字段和基础操作字段；
[0015]图4C示出根据一个实施例来自图4A的哪些字段构成寄存器索引字段；
[0016]图5A是示出根据本发明的实施例的通用向量友好指令格式及其A类指令模板的框图；
[0017]图5B是示出根据本发明的实施例的通用向量友好指令格式及其B类指令模板的框图；
[0018]图6A是示出根据本发明的实施例的示例性专用向量友好指令格式的框图；[0019]图6B是示出根据本发明的一个实施例的构成完整操作码字段的具有专用向量友好指令格式的图6A的字段的框图；
[0020]图6C是示出根据本发明一个实施例的构成寄存器索引字段的具有专用向量友好指令格式的字段的框图；
[0021]图6D是示出根据本发明一个实施例的构成扩充(augmentation)操作字段的具有专用向量友好指令格式的字段的框图；
[0022]图7是根据本发明的一个实施例的寄存器架构的框图；
[0023]图8A是示出根据本发明的实施例的示例性有序流水线以及示例性寄存器重命名的无序发布/执行流水线两者的框图；
[0024]图SB是示出根据本发明的各实施例的要包括在处理器中的有序架构核的示例性实施例和示例性的寄存器重命名的无序发布/执行架构核的框图；
[0025]图9A是根据本发明的各实施例的单个处理器核以及它与管芯上互连网络的连接及其二级(L2)高速缓存的本地子集的框图；
[0026]图9B是根据本发明的实施例的图9A中的处理器核的一部分的展开图。
[0027]图10是根据本发明的实施例的可具有超过一个的核、可具有集成的存储器控制器、并且可具有集成图形的处理器的框图；
[0028]图11是根据本发明的一个实施例的系统的框图；
[0029]图12是根据本发明的实施例的第一更具体的示例性系统的框图；
[0030]图13是根据本发明的实施例的第二更具体的示例性系统的框图；
[0031]图14是根据本发明的实施例的SoC的框图；
[0032]图15是根据本发明的实施例的对比使用软件指令变换器将源指令集中的二进制指令变换成目标指令集中的二进制指令的框图。
【具体实施方式】
[0033]在下面的描述中，阐述了很多具体细节。然而，应当理解，本发明的各实施例可以在不具有这些具体细节的情况下得到实施。在其他实例中，未详细示出公知的电路、结构和技术以免混淆对本描述的理解。
[0034]在说明书中对“一个实施例”、“实施例”、“示例实施例”等的引用指示所描述的实施例可以包括特定特征、结构或特性，但并不一定每个实施例都需要包括该特定特征、结构或特性。此外，这样的短语不一定是指同一个实施例。此外，当结合实施例描述特定特征、结构或特性时，认为在本领域技术人员学识范围内，可以结合其他实施例来影响这样的特征、结构或特性，无论是否对此明确描述。
[0035]图1示出根据一个实施例的向量频率压缩指令的示例性执行。向量频率压缩指令实现RLE，从而基于在源数据元素集中发生的预定值的连续出现，对该源数据元素集进行压缩。例如，将源数据元素集中七个零的行程编码成零，其后跟随有七以指示零的数量。
[0036]向量频率压缩指令100包括目的地操作数105和源操作数115。向量频率压缩指令100属于指令集架构，且指令100在指令流内的每次“出现”将包括目的地操作数105和源操作数115内的值。在该示例中，目的地操作数105和源操作数115 二者均是向量寄存器(诸如128位、256位、512位寄存器)。向量寄存器可以是具有16个32位数据元素的zmm寄存器，然而，可使用其它数据元素和寄存器尺寸，诸如1_或7_寄存器和16位或64位数据元素。因此，源操作数115和目的地操作数105被示为具有16个数据元素,使用O索引符号将第一元素标记为ele [O],其中第一元素在O位置。每个操作数的最后一个元素则被标记为ele [15]。
[0037]由源操作数指定的源向量寄存器的内容包括多个源数据元素。如图1所示，索引O处的源数据元素包含值54。索引1-7处的源数据元素包含值O。索引8-10处的源数据元素包含值35。索引11处的源数据元素包含值12，索引12处的源数据元素包含值0，索引13处的源数据元素包含值15，且索引14和15处的源数据元素包含值O。
[0038]向量频率压缩指令100被示为用于压缩包含值O的数据元素的出现。然而，可任选地，向量频率压缩指令100可以实现用于压缩包含其它值的数据元素的出现。因此，存在被示为立即数值的可任选操作数120，可以用应该被压缩的值对该操作数进行编码。因此，120可以表示应该被压缩的值。此外，向量频率压缩指令100编码有向量掩码MASKl 10，该掩码指定哪些数据元素与要被压缩的值匹配以及哪些数据元素与要被压缩的值不匹配。MASKl 10依据指令的操作，包括O或I。在所示实施例中，MASKl 10在对应于与要被压缩的值不匹配的源数据元素的元素中包含1，且在与要被压缩的值(可能是零)匹配的那些元素中包含O。因此，MASKl 10在掩码元素1_7、12、14、和15中包含O。
[0039]可以通过以下方式描述向量频率压缩指令100的操作。当在MASKl 10中遇到零序列(指示在源数据元素中存在匹配值的行程)时，指令对MASK110中连续零的数量进行计数，并在目的地105的当前位置中插入值零且在下一位置跟随有该计数。在MASK110中具有相应I的源115数据元素的值被复制到目的地105向量的当前位置中。
[0040]如图1 所示，如果源 115 包括包含值 0，0，15，O, 12，35，35，35，O, O, O, O, O, O,
O,54的数据元素15-0，则目的地105向量寄存器将在数据元素11-0中包含以下值:2，O, 15，I, O, 12，35，35，35，7，O, 54。从元素O到元素15，将遇到在MASKl 10中具有I的源115向量寄存器的第一元素，且将54复制到目的地105向量寄存器的当前位置中。然后，可对七个零的行程进行计数，并将值O和7复制到目的地105向量寄存器的下两个位置中。之后，将值35、35、35和12复制到目的地105向量寄存器的随后位置中。现在，遇到单个O的行程，因此O的压缩实际上需要2个元素来仅存储单个O。因此，将O和计数I存储在目的地105向量寄存器的随后数据元素中。最后，将由O和2跟随的15存储在目的地105向量寄存器的随后位置中，表示源115向量寄存器的15和最后两个零。使用示例性源115向量寄存器数据元素，基于零的RLE将向量从16个数据元素压缩到12个数据元素，提供了 25%的节省。
[0041]本发明的实施例输出对目的地105向量寄存器中哪些元素被用于源115向量寄存器的编码的指示。在一个实施例中，这包括在所用元素控制掩码125中设置值。目的地105向量寄存器中每个所用元素对应于所用元素控制掩码125中的I。所用元素控制掩码125可以是重新利用的掩码寄存器或特别包含的掩码寄存器。指令100的其它实施例允许选择所用元素控制掩码125并将其编码到指令的表示中。在图1中，在所用元素控制掩码125中将元素11-0设置为1，以指示目的地105向量寄存器中的哪些元素被使用。在另一实施例中，设置所用元素计数130，以指示目的地105向量寄存器中所用元素的数量，在本情形中具有值12。如同所用元素控制掩码125 —样，所用元素计数130可以设置在专用寄存器中或设置到重新利用的通用寄存器中。此外，指令100的实施例允许将目的地、存储器或寄存器编码用于所用元素计数130。虽然被示为对所用数据元素计数，但是在指令的其它实施例中可以使用相反方案。具体而言，所用元素控制掩码和所用元素计数可以是未用元素控制掩码和未用元素计数。
[0042]图2示出根据一个实施例的向量频率压缩指令的示例性执行。向量频率压缩指令200被示为压缩不同于零的值。如以上所述，一个实施例包括编码到指令200中以指示要被压缩的值的立即数值220。指令的另一实施例通过读取存储在源215向量寄存器中对应于具有O的一个或多个MASK210元素的值，使用MASK210来确定要被压缩的值。通过设计，可以确定源215向量寄存器的值，并将MASK210计算为对应于对给定输入的最高效编码。在图2中，由于值35会建立最长的行程，因此对其进行压缩以优化源215向量寄存器的压缩。源215向量寄存器的数据元素15到O包含值:0，O, 15，O, 12，35，35，35，O, 7，O, 98，44，O, O和54。使用值35的RLE，将这些值压缩到目的地205向量寄存器中成为如下值的数据元素14-0:0，O, 15，O, 12，3，35，O, 7，O, 98，44，O, O 和 54。如图 2 所示，将 3 个 35 的行程压缩成目的地205向量寄存器中由3跟随的35。在图2中，所用元素控制掩码225的数据元素14-0被设置为I，而所用元素计数230被设置为15以指示目的地205向量寄存器的哪些元素包括经压缩的源215向量寄存器。
[0043]存在输入源向量寄存器不能被指令完全处理的情形。例如，可能存在其中源向量寄存器包含值使得经压缩的目的地向量寄存器将大于源向量寄存器的情形。诸如当源包含要被压缩的值的一个或多个单次出现时，这是因为每个单次值都被转换成目的地的两个数据元素，值和计数。这种情况可通过对要被压缩的值的出现次数进行计数并对所计算的控制掩码中的零数量进行计数，由软件轻松地检测到。软件则可将压缩分成两个循环以考虑到这种情况或者尝试使用不同的RLE方案针对输入进行优化。针对这种输入情况的另一种选择是指令在任何这种情形出现时发起特殊异常，并允许触发软件来处理该情形。
[0044]图3是示出根据一个实施例的示例性操作的流程图，示例性操作用于通过在处理器中执行向量频率压缩指令，将来自源向量寄存器的值压缩到目的地向量寄存器。在操作310，通过处理器(例如，通过处理器的取出单元)取出向量频率压缩指令。向量频率压缩指令至少包括源操作数和目的地操作数。源操作数指定要被压缩到目的地操作数中的数据元素集(例如，xmm、ymm、或zmm寄存器)。在指令的至少一次出现中，源操作数包括要被RLE成一值和所述值的计数的一个或多个值行程。
[0045]流程从操作310移动到操作315，在操作315，处理器解码向量频率压缩指令。例如，在一些实施例中，处理器包括硬件解码单元，指令被提供给该解码单元(例如，通过处理器的取出单元)。对于解码单元，可使用各种不同的公知解码单元。例如，解码单元可以将向量频率压缩指令解码成单个宽微指令。作为另一示例，解码单元可以将向量频率压缩指令解码成多个宽微指令。作为特别适于无序处理器流水线的另一示例，解码单元可将向量频率压缩指令解码成一个或多个微操作，其中每个微操作可被发布并无序执行。而且，解码单元可以被实现为具有一个或多个解码器，并且每个解码器可被实现为可编程逻辑阵列(PLA)，如本领域所公知的。作为示例，给定解码单元可以:1)具有导引逻辑以便将不同的宏指令定向到不同的解码器；2)第一解码器，可解码指令集的子集(但是比第二、第三和第四解码器解码得更多)，并且每次生成两个微操作；3)第二、第三和第四解码器，可各自仅解码完整指令集的子集，并且每次仅生成一个微操作；4)微序列发生器ROM，可以仅解码完整指令集的子集并且每次生成四个微操作；以及5)由解码器和微序列发生器ROM提供馈送的复用逻辑，确定谁的输出被提供至微操作队列。解码单元的其他实施例可具有解码更多或更少指令和指令子集的更多或更少的解码器。例如，一个实施例可具有第二、第三和第四解码器，该第二、第三和第四解码器可每次各生成两个微操作；并且可包括每次生成8个微操作的微序列发生器ROM。
[0046]然后，流程移动到操作320，在操作320，处理器执行向量频率压缩指令，使得对于每个源数据元素，将值复制到目的地寄存器中以指示源数据元素的值。至少将源数据操作数的子集编码到目的地向量寄存器中作为值和计数，从而将源数据元素压缩成较少的目的地数据元素。
[0047]示例性指令格式
[0048]本文中所描述的指令的实施例可以不同的格式体现。另外，在下文中详述示例性系统、架构、以及流水线。指令的实施例可在这些系统、架构、以及流水线上执行，但是不限于详述的系统、架构、以及流水线。
[0049]VEX指令格式
[0050]VEX编码允许指令具有两个以上操作数，并且允许SMD向量寄存器比128位长。VEX前缀的使用提供了三个操作数(或者更多)句法。例如，先前的两操作数指令执行改写源操作数的操作(诸如A = A+B)。VEX前缀的使用使操作数执行非破坏性操作，诸如A =B+C。
[0051]图4A示出示例性AVX指令格式，包括VEX前缀402、实操作码字段430、MoD R/M字节440、SIB字节450、位移字段462以及IMM8472。图4B示出来自图4A的哪些字段构成完整操作码字段474和基础操作字段442。图4C示出来自图4A的哪些字段构成寄存器索引字段444。
[0052]VEX前缀(字节0-2)402以三字节形式进行编码。第一字节是格式字段440 (VEX字节0，位[7:0])，该格式字段440包含明确的C4字节值(用于区分C4指令格式的唯一值)。第二-第三字节(VEX字节1-2)包括提供专用能力的多个位字段。具体地，REX字段405 (VEX字节I，位[7-5])由VEX.R位字段(VEX字节I，位[7] - R)、VEX.X位字段(VEX字节1，位[6] -X)以及VEX.B位字段(VEX字节1，位[5] - B)组成。这些指令的其他字段对如在本领域中已知的寄存器索引的较低三个位(rrr、xxx以及bbb)进行编码，由此可通过增加VEX.R、VEX.X以及VEX.B来形成Rrrr、Xxxx以及Bbbb。操作码映射字段415 (VEX字节1，位[4:0] - mmmmm)包括对隐含的前导操作码字节进行编码的内容。W字段464(VEX字节2，位[7] -W)由记号VEX.W表示，并且提供取决于该指令而不同的功能。VEX.WW420 (VEX字节2,位[6:3]-vvvv)的作用可包括如下:1)VEX.vvvv编码第一源寄存器操作数且对具有两个或两个以上源操作数的指令有效，第一源寄存器操作数以反转(I补码)形式被指定；
2)VEX.vvvv编码目的地寄存器操作数，目的地寄存器操作数针对特定向量位移以I补码的形式被指定；或者3) VEX.vvvv不编码任何操作数，保留该字段，并且应当包含1111b。如果VEX.L468尺寸字段(VEX字节2，位[2]-L) = 0，则它指示128位向量；如果VEX.L = 1，则它指示256位向量。前缀编码字段425 (VEX字节2，位[1:0]-ρρ)提供了用于基础操作字段的附加位。[0053]实操作码字段430 (字节3)还被称为操作码字节。操作码的一部分在该字段中被指定。
[0054]MOD R/M 字段 440 (字节 4)包括 MOD 字段 442 (位[7-6] )、Reg 字段 444 (位[5-3])、以及R/M字段446(位[2-0])。Reg字段444的作用可包括如下:对目的地寄存器操作数或源寄存器操作数(Rrrr中的rrr)进行编码；或者被视为操作码扩展且不用于对任何指令操作数进行编码。R/M字段446的作用可包括如下:对引用存储器地址的指令操作数进行编码；或者对目的地寄存器操作数或源寄存器操作数进行编码。
[0055]比例、索引、基址(SIB)—比例字段450(字节5)的内容包括用于存储器地址生成的SS652 (位[7-6])。先前已经针对寄存器索引Xxxx和Bbbb参考了 SIB.xxx454 (位[5_3])和 SIB.bbb456(位[2-0])的内容。
[0056]位移字段462和立即数字段(IMM8)472包含地址数据。
[0057]Exemplary Encoding into VEX
[0058]通用向量友好指令格式
[0059]向量友好指令格式是适于向量指令(例如，存在专用于向量操作的特定字段)的指令格式。尽管描述了其中通过向量友好指令格式支持向量和标量运算两者的实施例，但是替代实施例仅使用通过向量友好指令格式的向量运算。
[0060]图5A-5B是示出根据本发明的实施例的通用向量友好指令格式及其指令模板的框图。图5A是示出根据本发明的实施例的通用向量友好指令格式及其A类指令模板的框图；而图5B是示出根据本发明的实施例的通用向量友好指令格式及其B类指令模板的框图。具体地，针对通用向量友好指令格式500定义A类和B类指令模板，两者包括无存储器访问505的指令模板和存储器访问520的指令模板。在向量友好指令格式的上下文中的术语“通用”指不束缚于任何专用指令集的指令格式。
[0061]尽管将描述其中向量友好指令格式支持以下情况的本发明的实施例，即64字节向量操作数长度(或尺寸)与32位(4字节)或64位(8字节)数据元素宽度(或尺寸)(并且由此，64字节向量由16双字尺寸的元素或者替代地8四字尺寸的元素组成)、64字节向量操作数长度(或尺寸)与16位(2字节)或8位(I字节)数据元素宽度(或尺寸)、32字节向量操作数长度(或尺寸)与32位(4字节)、64位(8字节)、16位(2字节)、或8位(I字节)数据元素宽度(或尺寸)、以及16字节向量操作数长度(或尺寸)与32位(4字节)、64位(8字节)、16位(2字节)、或8位(I字节)数据元素宽度(或尺寸)，但是替代实施例可支持更大、更小、和/或不同的向量操作数尺寸(例如，256字节向量操作数)与更大、更小或不同的数据元素宽度(例如，128位(16字节)数据元素宽度)。
[0062]图5A中的A类指令模板包括:1)在无存储器访问505的指令模板内，示出无存储器访问的完全舍入控制型操作510的指令模板、以及无存储器访问的数据变换型操作515的指令模板；以及2)在存储器访问520的指令模板内，示出存储器访问的时效性525的指令模板和存储器访问的非时效性530的指令模板。图5B中的B类指令模板包括:1)在无存储器访问505的指令模板内，示出无存储器访问的写掩码控制的部分舍入控制型操作512的指令模板以及无存储器访问的写掩码控制的vsize型操作517的指令模板；以及2)在存储器访问520的指令模板内，示出存储器访问的写掩码控制527的指令模板。
[0063]通用向量友好指令格式500包括以下列出的按照在图5A-5B中示出的顺序的如下字段。
[0064]格式字段540 —该字段中的特定值(指令格式标识符值)唯一地标识向量友好指令格式，并且由此标识指令在指令流中以向量友好指令格式出现。由此，该字段对于仅具有通用向量友好指令格式的指令集是不需要的，在这个意义上该字段是任选的。
[0065]基础操作字段542 —其内容区分不同的基础操作。
[0066]寄存器索引字段544-其内容直接或者通过地址生成来指定源或目的地操作数在寄存器中或者在存储器中的位置。这些字段包括足够数量的位以从PxQ(例如，32x512、16x128,32x1024,64x1024)个寄存器组选择N个寄存器。尽管在一个实施例中N可高达三个源和一个目的地寄存器，但是替代实施例可支持更多或更少的源和目的地寄存器(例如，可支持高达两个源，其中这些源中的一个源还用作目的地，可支持高达三个源，其中这些源中的一个源还用作目的地，可支持高达两个源和一个目的地)。
[0067]修饰符(modifier)字段546 —其内容将指定存储器访问的以通用向量指令格式出现的指令与不指定存储器访问的以通用向量指令格式出现的指令区分开；即在无存储器访问505的指令模板与存储器访问520的指令模板之间进行区分。存储器访问操作读取和/或写入到存储器层次(在一些情况下，使用寄存器中的值来指定源和/或目的地地址)，而非存储器访问操作不这样(例如，源和/或目的地是寄存器)。尽管在一个实施例中，该字段还在三种不同的方式之间选择以执行存储器地址计算，但是替代实施例可支持更多、更少或不同的方式来执行存储器地址计算。
[0068]扩充操作字段550 —其内容区分除基础操作以外还要执行各种不同操作中的哪一个操作。该字段是针对上下文的。在本发明的一个实施例中，该字段被分成类字段568、α字段552、以及β字段554。扩充操作字段550允许在单一指令而非2、3或4个指令中执行多组共同的操作。
[0069]比例字段560 —其内容允许用于存储器地址生成(例如，用于使用2ttw*索引+基址的地址生成)的索引字段的内容的按比例缩放。
[0070]位移字段562A —其内容用作存储器地址生成的一部分(例如，用于使用2 索引+基址+位移的地址生成)。
[0071]位移因数字段562B(注意，位移字段562A直接在位移因数字段562B上的并置指示使用一个或另一个)一其内容用作地址生成的一部分，它指定通过存储器访问的尺寸(N)按比例缩放的位移因数，其中N是存储器访问中的字节数量(例如，用于使用2?*索弓I +基址+按比例缩放的位移的地址生成)。忽略冗余的低阶位，并且因此将位移因数字段的内容乘以存储器操作数总尺寸(N)以生成在计算有效地址中使用的最终位移。N的值由处理器硬件在运行时基于完整操作码字段574 (稍后在本文中描述)和数据操纵字段754C确定。位移字段562A和位移因数字段562B可以不用于无存储器访问505的指令模板和/或不同的实施例可实现两者中的仅一个或不实现两者中的任一个，在这个意义上位移字段562A和位移因数字段562B是任选的。
[0072]数据元素宽度字段564 —其内容区分使用多个数据元素宽度中的哪一个(在一些实施例中用于所有指令，在其他实施例中只用于一些指令)。如果支持仅一个数据元素宽度和/或使用操作码的某一方面来支持数据元素宽度，则该字段是不需要的，在这个意义上该字段是任选的。[0073]写掩码字段570 —其内容在每一数据元素位置的基础上控制目的地向量操作数中的数据元素位置是否反映基础操作和扩充操作的结果。A类指令模板支持合并-写掩码操作，而B类指令模板支持合并写掩码操作和归零写掩码操作两者。当合并时，向量掩码允许在执行任何操作期间保护目的地中的任何元素集免于更新(由基础操作和扩充操作指定)；在另一实施例中，保持其中对应掩码位具有O的目的地的每一元素的旧值。相反，当归零时，向量掩码允许在执行任何操作期间使目的地中的任何元素集归零(由基础操作和扩充操作指定)；在一个实施例中，目的地的元素在对应掩码位具有O值时被设为O。该功能的子集是控制执行的操作的向量长度的能力(即，从第一个到最后一个要修改的元素的跨度)，然而，被修改的元素不一定要是连续的。由此，写掩码字段570允许部分向量操作，这包括加载、存储、算术、逻辑等。尽管描述了其中写掩码字段570的内容选择了多个写掩码寄存器中的包含要使用的写掩码的一个写掩码寄存器(并且由此写掩码字段570的内容间接地标识了要执行的掩码操作)的本发明的实施例，但是替代实施例相反或另外允许掩码写字段570的内容直接地指定要执行的掩码操作。
[0074]立即数字段572 —其内容允许对立即数的指定。该字段在实现不支持立即数的通用向量友好格式中不存在且在不使用立即数的指令中不存在，在这个意义上该字段是任选的。
[0075]类字段568 —其内容在不同类的指令之间进行区分。参考图5A-B，该字段的内容在A类和B类指令之间进行选择。在图5A-B中，圆角方形用于指示专用值存在于字段中(例如，在图5A-B中分别用于类字段568的A类568A和B类568B)。
[0076]A类指令模板
[0077]在A类非存储器访问505的指令模板的情况下，α字段552被解释为其内容区分要执行不同扩充操作类型中的哪一种(例如，针对无存储器访问的舍入型操作510和无存储器访问的数据变换型操作515的指令模板分别指定舍入552Α.1和数据变换552Α.2)的RS字段552Α，而β字段554区分要执行指定类型的操作中的哪一种。在无存储器访问505指令模板中，比例字段560、位移字段562Α以及位移比例字段562Β不存在。
[0078]无存储器访问的指令模板一完全舍入控制型操作
[0079]在无存储器访问的完全舍入控制型操作510的指令模板中，β字段554被解释为其内容提供静态舍入的舍入控制字段554Α。尽管在本发明的所述实施例中舍入控制字段554Α包括抑制所有浮点异常(SAE)字段556和舍入操作控制字段558，但是替代实施例可支持、可将这些概念两者都编码成相同的字段或者仅具有这些概念/字段中的一个或另一个(例如，可仅有舍入操作控制字段558)。
[0080]SAE字段556 —其内容区分是否停用异常事件报告；当SAE字段556的内容指示启用抑制时，给定指令不报告任何种类的浮点异常标志且不唤起任何浮点异常处理程序。
[0081]舍入操作控制字段558 —其内容区分执行一组舍入操作中的哪一个(例如，向上舍入、向下舍入、向零舍入、以及就近舍入)。由此，舍入操作控制字段558允许在每一指令的基础上改变舍入模式。在其中处理器包括用于指定舍入模式的控制寄存器的本发明的一个实施例中，舍入操作控制字段550的内容优先于该寄存器值。
[0082]无存储器访问的指令模板一数据变换型操作
[0083]在无存储器访问的数据变换型操作515的指令模板中，β字段554被解释为数据变换字段554B，其内容区分要执行多个数据变换中的哪一个(例如，无数据变换、混合、广播)。
[0084]在A类存储器访问520的指令模板的情况下，α字段552被解释为驱逐提示字段552Β，其内容区分要使用驱逐提示中的哪一个(在图5Α中，对于存储器访问时效性525的指令模板和存储器访问非时效性530的指令模板分别指定时效性的552Β.1和非时效性的552Β.2)，而β字段554被解释为数据操纵字段554C，其内容区分要执行多个数据操纵操作(也称为基元(primitive))中的哪一个(例如，无操纵、广播、源的向上转换、以及目的地的向下转换)。存储器访问520的指令模板包括比例字段560、以及任选的位移字段562A或位移比例字段562B。
[0085]向量存储器指令使用转换支持来执行来自存储器的向量加载并将向量存储到存储器。如同寻常的向量指令，向量存储器指令以数据元素式的方式与存储器来回传输数据，其中实际传输的元素由选为写掩码的向量掩码的内容规定。
[0086]存储器访问的指令模板一时效性的
[0087]时效性的数据是可能足够快地重新使用以从高速缓存受益的数据。然而，这是提示，且不同的处理器可以不同的方式实现它，包括完全忽略该提示。
[0088]存储器访问的指令模板一非时效性的
[0089]非时效性的数据是不可能足够快地重新使用以从第一级高速缓存中的高速缓存受益且应当被给予驱逐优先级的数据。然而，这是提示，且不同的处理器可以不同的方式实现它，包括完全忽略该提示。
[0090]B类指令模板
[0091]在B类指令模板的情况下，α字段552被解释为写掩码控制(Z)字段552C，其内容区分由写掩码字段570控制的写掩码操作应当是合并还是归零。
[0092]在B类非存储器访问505的指令模板的情况下，β字段554的一部分被解释为RL字段557Α，其内容区分要执行不同扩充操作类型中的哪一种(例如，针对无存储器访问的写掩码控制部分舍入控制类型操作512的指令模板和无存储器访问的写掩码控制VSIZE型操作517的指令模板分别指定舍入557Α.1和向量长度(VSIZE) 557Α.2)，而β字段554的其余部分区分要执行指定类型的操作中的哪一种。在无存储器访问505指令模板中，比例字段560、位移字段562Α以及位移比例字段562Β不存在。
[0093]在无存储器访问的写掩码控制的部分舍入控制型操作510的指令模板中，β字段554的其余部分被解释为舍入操作字段559Α，并且停用异常事件报告(给定指令不报告任何种类的浮点异常标志且不唤起任何浮点异常处理程序)。
[0094]舍入操作控制字段559Α —只作为舍入操作控制字段558，其内容区分执行一组舍入操作中的哪一个(例如，向上舍入、向下舍入、向零舍入、以及就近舍入)。由此，舍入操作控制字段559Α允许在每一指令的基础上改变舍入模式。在其中处理器包括用于指定舍入模式的控制寄存器的本发明的一个实施例中，舍入操作控制字段550的内容优先于该寄存器值。
[0095]在无存储器访问的写掩码控制VSIZE型操作517的指令模板中，β字段554的其余部分被解释为向量长度字段559Β，其内容区分要执行多个数据向量长度中的哪一个(例如，128字节、256字节、或512字节)。[0096]在B类存储器访问520的指令模板的情况下，β字段554的一部分被解释为广播字段557Β，其内容区分是否要执行广播型数据操纵操作，而β字段554的其余部分被解释为向量长度字段559Β。存储器访问520的指令模板包括比例字段560、以及任选的位移字段562Α或位移比例字段562Β。
[0097]针对通用向量友好指令格式500，示出完整操作码字段574包括格式字段540、基础操作字段542以及数据元素宽度字段564。尽管示出了其中完整操作码字段574包括所有这些字段的一个实施例，但是在不支持所有这些字段的实施例中，完整操作码字段574包括少于所有的这些字段。完整操作码字段574提供操作码(opcode)。
[0098]扩充操作字段550、数据元素宽度字段564以及写掩码字段570允许在每一指令的基础上以通用向量友好指令格式指定这些特征。
[0099]写掩码字段和数据元素宽度字段的组合创建各种类型的指令，因为这些指令允许基于不同的数据元素宽度应用该掩码。
[0100]在A类和B类内出现的各种指令模板在不同的情形下是有益的。在本发明的一些实施例中，不同处理器或者处理器内的不同核可支持仅A类、仅B类、或者可支持两类。举例而言，旨在用于通用计算的高性能通用无序核可仅支持B类，旨在主要用于图形和/或科学(吞吐量)计算的核可仅支持A类，并且旨在用于两者的核可支持两者(当然，具有来自两类的模板和指令的一些混合、但是并非来自两类的所有模板和指令的核在本发明的范围内)。同样，单一处理器可包括多个核，所有核支持相同的类或者其中不同的核支持不同的类。举例而言，在具有单独的图形和通用核的处理器中，图形核中的旨在主要用于图形和/或科学计算的一个核可仅支持A类，而通用核中的一个或多个可以是具有旨在用于通用计算的仅支持B类的无序执行和寄存器重命名的高性能通用核。不具有单独的图形核的另一处理器可包括既支持A类又支持B类的一个或多个通用有序或无序核。当然，在本发明的不同实施例中，来自一类的特征也可在其他类中实现。可使以高级语言撰写的程序成为(例如，及时编译或者统计编译)各种不同的可执行形式，包括:1)仅具有用于执行的目标处理器支持的类的指令的形式；或者2)具有使用所有类的指令的不同组合而编写的替代例程且具有选择这些例程以基于由当前正在执行代码的处理器支持的指令而执行的控制流代码的形式。
[0101]示例性专用向量友好指令格式
[0102]图6A是示出根据本发明的实施例的示例性专用向量友好指令格式的框图。图6A示出专用向量友好指令格式600，其指定位置、尺寸、解释和字段的次序、以及那些字段中的一些字段的值，在这个意义上向量友好指令格式600是专用的。专用向量友好指令格式600可用于扩展x86指令集，并且由此一些字段类似于在现有x86指令集及其扩展(例如，AVX)中使用的那些字段或与之相同。该格式保持与具有扩展的现有x86指令集的前缀编码字段、实操作码字节字段、MOD R/M字段、SIB字段、位移字段、以及立即数字段一致。示出来自图5的字段，来自图6A的字段映射到来自图5的字段。
[0103]应当理解，虽然出于说明的目的在通用向量友好指令格式500的上下文中参考专用向量友好指令格式600描述了本发明的实施例，但是本发明不限于专用向量友好指令格式600，除非另有声明。例如，通用向量友好指令格式500构想各种字段的各种可能的尺寸，而专用向量友好指令格式600被示为具有特定尺寸的字段。作为具体示例，尽管在专用向量友好指令格式600中数据元素宽度字段564被示为一位字段，但是本发明不限于此(即，通用向量友好指令格式500构想数据元素宽度字段564的其他尺寸)。
[0104]通用向量友好指令格式500包括以下列出的按照图6A中示出的顺序的如下字段。
[0105]EVEX前缀(字节0-3) 602 —以四字节形式进行编码。
[0106]格式字段540(EVEX字节0，位[7:0]) —第一字节(EVEX字节O)是格式字段540，并且它包含0x62 (在本发明的一个实施例中用于区分向量友好指令格式的唯一值)。
[0107]第二一第四字节(EVEX字节1-3)包括提供专用能力的多个位字段。
[0108]REX 字段 605 (EVEX 字节 I，位[7-5]) —由 EVEX.R 位字段(EVEX 字节 I，位[7] - R)、EVEX.X 位字段(EVEX 字节 1，位[6] - X)以及(757BEX 字节 1，位[5] - B)组成。EVEX.R、EVEX.X和EVEX.B位字段提供与对应VEX位字段相同的功能，并且使用I补码的形式进行编码，即ZMMO被编码为1111B，ZMM15被编码为0000B。这些指令的其他字段对如在本领域中已知的寄存器索引的较低三个位(rrr、xxx、以及bbb)进行编码，由此可通过增加EVEX.R、EVEX.X 以及 EVEX.B 来形成 Rrrr、Xxxx 以及 Bbbb。
[0109]REX’字段510—这是REX’字段510的第一部分，并且是用于对扩展的32个寄存器集合的较高16个或较低16个寄存器进行编码的EVEX.R’位字段(EVEX字节1，位[4] -R，)。在本发明的一个实施例中，该位与以下指示的其他位一起以位反转的格式存储以(在公知x86的32位模式下)与实操作码字节是62的BOUND指令进行区分，但是在MOD R/Μ字段(在下文中描述)中不接受MOD字段中的值11 ;本发明的替代实施例不以反转的格式存储该指示的位以及其他指示的位。值I用于对较低16个寄存器进行编码。换句话说，通过组合EVEX.R’、EVEX.R、以及来自其他字段的其他RRR来形成R’ Rrrr。
[0110]操作码映射字段615(EVEX字节1，位[3:0] - _m)-其内容对隐含的前导操作码字节(0F、0F38、或0F3)进行编码。
[0111]数据元素宽度字段564 (EVEX字节2，位[7] - W)—由记号EVEX.W表示。EVEX.W用于定义数据类型(32位数据元素或64位数据元素)的粒度(尺寸)。
[0112]EVEX.vvvv620 (EVEX 字节 2,位[6:3]_vvvv) — EVEX.vvvv 的作用可包括如下:1)EVEX.vvvv编码第一源寄存器操作数且对具有两个或两个以上源操作数的指令有效，第一源寄存器操作数以反转(I补码)的形式被指定；2) EVEX.vvvv编码目的地寄存器操作数，目的地寄存器操作数针对特定向量位移以I补码的形式被指定；或者3)EVEX.vvvv不编码任何操作数，保留该字段，并且应当包含1111b。由此，EVEX.vvvv字段620对以反转(I补码)的形式存储的第一源寄存器指定符的4个低阶位进行编码。取决于该指令，额外不同的EVEX位字段用于将指定符尺寸扩展到32个寄存器。
[0113]EVEX.U568类字段(EVEX字节2，位[2]-U) 一如果EVEX.U = 0，则它指示A类或EVEX.UO ;如果 EVEX.U = 1，则它指示 B 类或 EVEX.Ul。
[0114]前缀编码字段625 (EVEX字节2，位[1:0]-ρρ) —提供了用于基础操作字段的附加位。除了对以EVEX前缀格式的传统SSE指令提供支持以外，这也具有压缩SMD前缀的益处(EVEX前缀只需要2位，而不是需要字节来表达SMD前缀)。在一个实施例中，为了支持使用以传统格式和以EVEX前缀格式的SMD前缀(66H、F2H、F3H)的传统SSE指令，将这些传统SMD前缀编码成SMD前缀编码字段；并且在运行时在提供给解码器的PLA之前被扩展成传统SMD前缀(因此PLA可执行传统和EVEX格式的这些传统指令，而无需修改)。虽然较新的指令可将EVEX前缀编码字段的内容直接作为操作码扩展，但是为了一致性，特定实施例以类似的方式扩展，但允许由这些传统SIMD前缀指定不同的含义。替代实施例可重新设计PLA以支持2位SMD前缀编码，并且由此不需要扩展。
[0115]α 字段 552 (EVEX 字节 3，位[7] - EH,也称为 EVEX.EH、EVEX.rs、EVEX.RL、EVEX.写掩码控制、以及EVEX.N;也以α示出)一如先前所述，该字段是针对上下文的。
[0116]β 字段 554(EVEX 字节 3，位[6:4]_SSS，也称为 EVEX.s2_0、EVEX.r2_0、EVEX.rrl,EVEX.LLO、EVEX.LLB ;也以β β β示出)一如先前所述，该字段是针对上下文的。
[0117]REX’字段510 —这是REX’字段的其余部分，并且是可用于对扩展的32个寄存器集合的较高16个或较低16个寄存器进行编码的EVEX.V’位字段(EVEX字节3，位[3] - V’)。该位以位反转的格式存储。值I用于对较低16个寄存器进行编码。换句话说，通过组合EVEX.V’、EVEX.vvvv 来形成 V’ VVVV。
[0118]写掩码字段570 (EVEX字节3，位[2:0]_kkk) —其内容指定写掩码寄存器中的寄存器索引，如先前所述。在本发明的一个实施例中，特定值EVEX.kkk = 000具有暗示没有写掩码用于特定指令的特殊行为(这可以各种方式实现，包括使用硬连线到所有的写掩码或者旁路掩码硬件的硬件来实现)。
[0119]实操作码字段630 (字节4)还被称为操作码字节。操作码的一部分在该字段中被指定。
[0120]MOD R/Μ字段640 (字节5)包括MOD字段642、Reg字段644、以及R/Μ字段646。如先前所述的，MOD字段642的内容将存储器访问和非存储器访问操作区分开。Reg字段644的作用可被归结为两种情形:对目的地寄存器操作数或源寄存器操作数进行编码；或者被视为操作码扩展且不用于对任何指令操作数进行编码。R/Μ字段646的作用可包括如下:对引用存储器地址的指令操作数进行编码；或者对目的地寄存器操作数或源寄存器操作数进行编码。
[0121]比例、索引、基址(SIB)字节(字节6)—如先前所述的，比例字段550的内容用于存储器地址生成。SIB.xxx654和SIB.bbb656 一先前已经针对寄存器索引Xxxx和Bbbb提及了这些字段的内容。
[0122]位移字段562A (字节7-10) —当MOD字段642包含10时，字节7_10是位移字段562A，并且它与传统32位位移(disp32) —样地工作，并且以字节粒度工作。
[0123]位移因数字段562B (字节7) —当MOD字段642包含OI时，字节7是位移因数字段562B。该字段的位置与传统x86指令集8位位移(disp8)的位置相同，它以字节粒度工作。由于disp8是符号扩展的，因此它仅能在-128和127字节偏移量之间寻址；在64字节高速缓存行的方面，disp8使用可被设为仅四个真正有用的值-128、-64、0和64的8位；由于常常需要更大的范围，所以使用disp32 ;然而，disp32需要4个字节。与disp8和disp32对比，位移因数字段562B是dispS的重新解释；当使用位移因数字段562B时，通过将位移因数字段的内容乘以存储器操作数访问的尺寸(N)来确定实际位移。该类型的位移被称为disp8*N。这减小了平均指令长度(单个字节用于位移，但具有大得多的范围)。这种压缩位移基于有效位移是存储器访问的粒度的倍数的假设，并且由此地址偏移量的冗余低阶位不需要被编码。换句话说，位移因数字段562B替代传统x86指令集8位位移。由此，位移因数字段562B以与x86指令集8位位移相同的方式(因此在ModRM/SIB编码规则中没有变化)进行编码，唯一的不同在于，将dispS超载至disp8*N。换句话说，在编码规则或编码长度中没有变化，而仅在通过硬件对位移值的解释中有变化(这需要按存储器操作数的尺寸按比例缩放位移量以获得字节式地址偏移量)。
[0124]立即数字段572如先前所述地操作。
[0125]完整操作码字段
[0126]图6B是示出根据本发明的实施例的构成完整操作码字段574的具有专用向量友好指令格式600的字段的框图。具体地，完整操作码字段574包括格式字段540、基础操作字段542、以及数据元素宽度(W)字段564。基础操作字段542包括前缀编码字段625、操作码映射字段615以及实操作码字段630。
[0127]寄存器索引字段
[0128]图6C是示出根据本发明的一个实施例的构成寄存器索引字段544的具有专用向量友好指令格式600的字段的框图。具体地，寄存器索引字段544包括REX字段605、REX’字段 610、MODR/M.reg 字段 644、MODR/M.r/m 字段 646、VVVV 字段 620、xxx 字段 654 以及bbb 字段 656。
[0129]扩充操作字段
[0130]图6D是示出根据本发明的一个实施例的构成扩充操作字段550的具有专用向量友好指令格式600的字段的框图。当类(U)字段568包含O时，它表明EVEX.U0(A类568A)；当它包含I时，它表明EVEX.Ul (B类568B)。当U = O且MOD字段642包含11 (表明无存储器访问操作)时，α字段552 (EVEX字节3，位[7] - EH)被解释为rs字段552A。当rs字段552A包含I (舍入552A.1)时，β字段554 (EVEX字节3，位[6:4] - SSS)被解释为舍入控制字段554A。舍入控制字段554A包括一位SAE字段556和两位舍入操作字段558。当rs字段552A包含O (数据变换552A.2)时，β字段554 (EVEX字节3，位[6:4] - SSS)被解释为三位数据变换字段554Β。当U = O且MOD字段642包含00、01或10 (表明存储器访问操作)时，α字段552(EVEX字节3，位[7] - EH)被解释为驱逐提示(EH)字段552B且β字段554(EVEX字节3，位[6:4] - SSS)被解释为三位数据操纵字段554C。
[0131]当U = I时，α字段552(EVEX字节3，位[7] - EH)被解释为写掩码控制(Z)字段552C。当U = I且MOD字段642包含11 (表明无存储器访问操作)时，β字段554的一部分(EVEX字节3，位[4] - S0)被解释为RL字段557Α ;当它包含I (舍入557Α.1)时，β字段554的其余部分(EVEX字节3，位[6_5] - S2^1)被解释为舍入操作字段559Α，而当RL字段557Α包含0(VSIZE557.A2)时，β字段554的其余部分(EVEX字节3，位[6-5]-?^)被解释为向量长度字段559B(EVEX字节3，位[6-5] - L1J。当U= I且MOD字段642包含00、01或10(表明存储器访问操作)时，β字段554(EVEX字节3，位[6:4] - SSS)被解释为向量长度字段559B (EVEX字节3，位[6-5] - L卜0)和广播字段557B (EVEX字节3，位[4] - B)。
[0132]示例性寄存器架构
[0133]图7是根据本 发明的一个实施例的寄存器架构700的框图。在所示出的实施例中，有32个512位宽的向量寄存器710 ;这些寄存器被引用为zmmO到zmm31。较低的16zmm寄存器的较低阶256个位覆盖在寄存器ymmO-16上。较低的16zmm寄存器的较低阶128个位(ymm寄存器的较低阶128个位)覆盖在寄存器xmmO-15上。专用向量友好指令格式600对这些覆盖的寄存器组操作，如在以下表格中所示的。
【权利要求】
1.一种在计算机处理器中执行向量频率压缩指令的方法，包括: 取出包括源操作数和目的地操作数的所述向量频率压缩指令，其中所述源操作数指定包括多个源数据元素的源向量寄存器，所述多个源数据元素包括一个或多个相同数据元素行程，其中所述目的地操作数标识目的地向量寄存器并且所述一个或多个相同值行程中的每一个将被压缩到所述目的地向量寄存器中作为值和行程长度对； 解码所取出的向量频率压缩指令；以及 执行所解码的向量频率压缩指令，使得对于每个源数据元素，将值复制到所述目的地向量寄存器中以指示该源数据元素的值，其中等于压缩值的一个或多个源数据元素的一个或多个行程被编码到所述目的地向量寄存器中作为由该行程的行程长度跟随的预定压缩值。
2.如权利要求1所述的方法，其特征在于，所取出的向量频率压缩指令还包括要被编码为值和行程长度对的所述压缩值。
3.如权利要求1所述的方法，其特征在于，执行所解码的向量频率压缩指令还使得:当由于所述源数据元素不包含针对行程长度编码进行优化的值而因此所述源数据元素无法被压缩到所述目的地向量寄存器中时，发起异常。
4.如权利要求1所述的方法，其特征在于，执行所解码的向量频率压缩指令还使得:在所用元素指示器中写入值，以指示在压缩期间所述目的地向量寄存器中的哪些元素被写入。
5.如权利要求4所述的方法，其特征在于，所取出的向量频率压缩指令还包括所用元素指示器目的地，以指示应该向所述所用元素指示器中的何处进行写入。
6.如权利要求1所述的方法，其特征在于，所取出的向量频率压缩指令还包括控制掩码，所述控制掩码指示要被复制到所述目的地向量寄存器的来自所述源数据元素的一个或多个值。
7.如权利要求6所述的方法，其特征在于，执行所解码的向量频率压缩指令还使得通过读取所述控制掩码来确定所述压缩值。
8.—种处理器核,包括: 用于解码向量频率压缩指令的硬件解码单元，其中所述向量频率压缩指令包括源操作数和目的地操作数，其中所述源操作数指定包括多个源数据元素的源向量寄存器，所述多个源数据元素包括一个或多个相同数据元素行程，其中所述目的地操作数标识目的地向量寄存器并且所述一个或多个相同值行程中的每一个将被压缩到所述目的地向量寄存器中作为值和行程长度对；以及 执行引擎单元，用于执行所解码的向量频率压缩指令，该指令使得对于每个源数据元素，将值复制到所述目的地向量寄存器中以指示该源数据元素的值，其中等于压缩值的一个或多个源数据元素的一个或多个行程被编码到所述目的地向量寄存器中作为由该行程的行程长度跟随的预定压缩值。
9.如权利要求8所述的处理器核，其特征在于，所述向量频率压缩指令还包括要被编码为值和行程长度对的所述压缩值。
10.如权利要求8所述的处理器核，其特征在于，所述执行单元还使得:当由于所述源数据元素不包含针对行程长度编码进行优化的值而因此所述源数据元素无法被压缩到所述目的地向量寄存器中时，发起异常。
11.如权利要求8所述的处理器核，其特征在于，所述执行单元还使得在所用元素指示器中写入值，以指示在压缩期间所述目的地向量寄存器中的哪些元素被写入。
12.如权利要求11所述的处理器核，其特征在于，所述向量频率压缩指令还包括所用元素指示器目的地，以指示应该向所述所用元素指示器中的何处进行写入。
13.如权利要求8所述的处理器核，其特征在于，所述向量频率压缩指令还包括控制掩码，所述控制掩码指示要被复制到所述目的地向量寄存器的来自所述源数据元素的一个或多个值。
14.如权利要求13所述的处理器核，其特征在于，所述执行单元还使得通过读取所述控制掩码来确定所述压缩值。
15.一种制品，包括: 其上存储有向量频率压缩指令的有形机器可读存储介质，其中所述向量频率压缩指令包括源操作数和目的地操作数，其中所述源操作数指定包括多个源数据元素的源向量寄存器，所述多个源数据元素包括一个或多个相同数据元素行程，其中所述目的地操作数标识目的地向量寄存器并且所述一个或多个相同值行程中的每一个将被压缩到所述目的地向量寄存器中作为值和行程长度对；以及 其中所述向量频率压缩指令包括操作码，所述操作码指示机器执行所述指令以使得对于每个源数据元素，将值复制到所述目的地向量寄存器中以指示该源数据元素的值，其中等于压缩值的一个或多个 源数据元素的一个或多个行程被编码到所述目的地向量寄存器中作为由该行程的行程长度跟随的预定压缩值。
16.如权利要求15所述的制品，其特征在于，所述向量频率压缩指令还包括要被编码为值和行程长度对的所述压缩值。
17.如权利要求15所述的制品，其特征在于，所述向量频率压缩指令还使得所述机器:在由于所述源数据元素不包含针对行程长度编码进行优化的值而因此所述源数据元素无法被压缩到所述目的地向量寄存器中时，发起异常。
18.如权利要求15所述的制品，其特征在于，所述向量频率压缩指令还使得所述机器在所用元素指示器中写入值，以指示在压缩期间所述目的地向量寄存器中的哪些元素被写入。
19.如权利要求18所述的制品，其特征在于，所述向量频率压缩指令还包括所用元素指示器目的地，以指示应该向所述所用元素指示器中的何处进行写入。
20.如权利要求15所述的制品，其特征在于，所述向量频率压缩指令还包括控制掩码，所述控制掩码指示要被复制到所述目的地向量寄存器的来自所述源数据元素的一个或多个值。
【文档编号】G06F9/30GK104011673SQ201180075999
【公开日】2014年8月27日 申请日期:2011年12月30日 优先权日:2011年12月30日
【发明者】S·赛尔, E·乌尔德-阿迈德-瓦尔, C·R·扬特, K·A·杜什, B·L·托尔 申请人:英特尔公司