用于响应于单个指令来执行横向部分求和的系统、装置和方法
【专利摘要】描述了用于响应于单个向量打包横向求和指令在计算机处理器中执行打包数据元素的向量打包横向部分求和的系统、装置和方法的诸个实施例，该单个向量打包横向求和指令包括目的地向量寄存器操作数、源向量寄存器操作数以及操作码。
【专利说明】用于响应于单个指令来执行横向部分求和的系统、装置和方法
【技术领域】
[0001]本发明的领域一般涉及计算机处理器架构，更具体地涉及在执行时导致特定结果的指令。
【背景技术】
[0002]指令集或指令集架构(ISA)是计算机架构中与编程有关的部分，并且可包括原生数据类型、指令、寄存器架构、寻址模式、存储器架构、中断和异常处理、以及外部输入和输出(I/o)。术语指令在本申请中一般表示宏指令，宏指令是被提供给处理器(或指令转换器，该指令转换器(利用静态二进制转换、包括动态编译的动态二进制转换)转换、变形、仿真或以其他方式将指令转换成将由处理器处理的一个或多个其他指令)以供执行的指令一作为对比，微指令或微操作(微操作)是处理器的解码器解码宏指令的结果。
[0003]ISA与微架构不同，微架构是实现该指令集的处理器的内部设计。具有不同微架构的处理器可共享共同的指令集。例如，INTEL?奔腾四(Pentium4)处理器、Intel?酷睿(Core?)处理器、以及来自加利福尼亚州桑尼威尔(Sunnyvale)的超微半导体有限公司(Advanced Micro Devices, Inc.)的诸多处理器执行几乎相同版本的x86指令集(在更新的版本中加入了一些扩展)，但具有不同的内部设计。例如，在不同的微架构中可使用公知的技术以不同方法来实现ISA的相同寄存器架构，这些技术包括专用物理寄存器、使用寄存器重命名机制(诸如，使用寄存器别名表(RAT)、重排序缓冲器(R0B)、以及引退寄存器组；使用多个映射和寄存器池)的一个或多个动态分配的物理寄存器、等等。在本申请中使用短语寄存器架构、寄存器组以及寄存器来表示软件/编程者可见的寄存器和指令指定寄存器的方式，除非另外指定。在需要特殊性的场合，将使用定语逻辑的、架构的或软件可见的来指示寄存器架构中的寄存器/寄存器组，同时不同的定语将用于指示给定微架构中的寄存器(例如物理寄存器、重排序缓冲器、引退寄存器、寄存器池)。
[0004]指令集包括一个或多个指令格式。给定指令格式定义多个字段(位的数量、位的位置等)以指定将要被执行的操作(操作码)以及该操作将要执行的操作数等等。通过定义指令模板(或子格式)，一些指令格式被进一步分解。例如，可将给定指令格式的指令模板定义成具有该指令格式的字段的不同子集(所包括的字段通常是相同顺序，但至少一些由于包括更少的字段而具有不同的位位置)和/或定义成对给定字段的解释不同。因此，利用给定指令格式(而且如果定义，则按照该指令格式的指令模板中的给定一个模板)来表达ISA的每个指令，并且ISA的每个指令包括用于指定其操作和操作数的字段。例如，示例性的ADD (加法)指令具有特定的操作码和指令格式，该指令格式包括用于指定该操作码的操作码字段和用于选择操作数(源I/目的地和源2)的操作数字段；并且该ADD指令在指令流中的出现将具有在操作数字段中的特定内容，该特定内容选择特定操作数。
[0005]科学应用、金融应用、自动向量化通用应用、RMS(识别、挖掘和合成)应用以及可视和多媒体应用(诸如，2D/3D图形、图像处理、视频压缩/解压缩、语音识别算法和音频处理)通常需要对大量数据项执行相同的操作(称为“数据并行化”)。单指令多数据(SMD)指的是使得处理器对多个数据项执行一操作的一种类型的指令。SMD技术尤其适用于将寄存器中的多个位逻辑地划分成多个固定尺寸的数据元素的处理器，其中每个数据元素表示单独的值。例如，可将256位寄存器中的位指定为要进行操作的源操作数，作为4个单独的64位打包数据元素(四字(Q)尺寸数据元素)、8个单独的32位打包数据元素(双字(D)尺寸数据元素)、16个单独的16位打包数据元素(字(W)尺寸数据元素)、或32个单独的8位数据元素(字节(B)尺寸数据元素)。该数据类型可被称为打包数据类型或向量数据类型，并且该数据类型的操作数被称为打包数据操作数或向量操作数。换句话说，打包数据项或向量指的是打包数据元素的序列，而打包数据操作数或向量操作数是SIMD指令(或称为打包数据指令或向量指令)的源操作数或目的地操作数。
[0006]作为示例，一种类型的SIMD指令指定了将要以纵向方式对两个源向量操作数执行的单个向量操作，用于生成具有相同尺寸的、具有相同数量的数据元素的并且按照相同数据元素次序的目的地向量操作数(也被称为结果向量操作数)。源向量操作数中的数据元素被称为源数据元素，而目的地向量操作数中的数据元素被称为目的地或结果数据元素。这些源向量操作数具有相同尺寸并且包含相同宽度的数据元素，因此它们包含相同数量的数据元素。两个源向量操作数中的相同位位置中的源数据元素形成数据元素对(也称为相应的数据元素；即，每个源操作数的数据元素位置O中的数据元素相对应，每个源操作数中的数据元素位置I中的数据元素相对应，以此类推)。对这些源数据元素对中的每一个分别执行该SMD指令指定的操作，以产生匹配数量的结果数据元素，并且因此每一对源数据元素具有相应的结果数据元素。由于该操作是纵向的，且由于结果向量操作数是相同尺寸、具有相同数量的数据元素并且结果数据元素按照与源向量操作数相同的数据元素顺序被存储，所以结果数据元素处于结果向量操作数中与源向量操作数中的它们相应的源数据元素对相同的位位置中。除了这种示例性类型的SIMD指令之外，存在各种各样其他类型的SIMD指令(例如仅具有一个源向量操作数或具有超过两个源向量操作数、以横向方式操作、产生不同尺寸的结果向量操作数、具有不同尺寸的数据元素和/或具有不同的数据元素次序的SMD指令)。应当理解，术语目的地向量操作数(或目的地操作数)被定义为执行由指令指定的操作的直接结果，包括将该目的地操作数存储在一位置处(可以是由该指令指定的寄存器或存储器地址处)，使得它可作为源操作数由另一指令访问(通过该另一指令指定同一位置)。
[0007]诸如具有包括x86、MMX?、流式 SMD 扩展(SSE)、SSE2、SSE3、SSE4.1 以及 SSE4.2指令的指令集的Intel? Core?处理器所采用的SMD技术之类的SMD技术已经实现了应用性能的重大改进。已经推出和/或发布了被称为高级向量扩展(AVX) (AVX1和AVX2)和利用向量扩展(VEX)编码方案的附加的SMD扩展集(参见例如2011年10月的丨ntelK 64
和IA-32架构软件开发者手册；以及参见2011年6月的Intelu高级向量扩展编程参考)。
[0008]附图简沭
[0009]本发明是通过示例说明的，而不仅局限于各个附图的图示，在附图中，类似的参考标号表示类似的元件，其中:
[0010]图1示出PHPSUMD指令的示例性操作的示例性说明。
[0011]图2示出在处理器中使用PHPSUMD指令的实施例。
[0012]图3示出用于处理PHPSUMD指令的方法的实施例。
[0013]图4示出用于处理四数据元素数据通道横向部分和的横向部分和的示例性伪代码。
[0014]图5示出根据本发明一个实施例的多个I有效位向量写掩码元素与向量尺寸和数据元素尺寸之间的关联。
[0015]图6A例示了示例性AVX指令格式；
[0016]图6B示出来自图6A的哪些字段构成完整操作码字段和基础操作字段；
[0017]图6C示出来自图6A的哪些字段构成寄存器索引字段；
[0018]图7A-7B是示出根据本发明的实施例的通用向量友好指令格式及其指令模板的框图；
[0019]图8A-D是示出根据本发明的实施例的示例性专用向量友好指令格式的框图；
[0020]图9是根据本发明的一个实施例的寄存器架构的框图；
[0021]图1OA是示出根据本发明的实施例的示例性有序流水线以及示例性寄存器重命名的无序发布/执行流水线两者的框图；
[0022]图1OB是示出根据本发明的各实施例的要包括在处理器中的有序架构核的示例性实施例和示例性的寄存器重命名的无序发布/执行架构核的框图；
[0023]图1lA-B示出了更具体的示例性有序核架构的框图，该核将是芯片中的若干逻辑块之一(包括相同类型和/或不同类型的其他核)；
[0024]图12是根据本发明的实施例的可具有超过一个的核、可具有集成的存储器控制器、并且可具有集成图形的处理器的框图；
[0025]图13是根据本发明的实施例的示例性系统的框图；
[0026]图14是根据本发明的实施例的第一更具体的示例性系统的框图；
[0027]图15是根据本发明的实施例的第二更具体的示例性系统的框图；
[0028]图16是根据本发明的实施例的SoC的框图；
[0029]图17是根据本发明的实施例的对比使用软件指令变换器将源指令集中的二进制指令变换成目标指令集中的二进制指令的框图。
[0030]详细描沭
[0031]在以下描述中，陈述了多个具体细节。然而，应当理解的是，可不通过这些具体细节来实施本发明的实施例。在其它实例中，未详细示出公知的电路、结构以及技术，以免模糊对本描述的理解。
[0032]说明书中对“一个实施例”、“实施例”、“示例实施例”等等的引用表明所描述的实施方案可以包括特定的特征、结构或特性，但是每个实施例不一定都包括该特定的特征、结构或特性。此外，这些短语不一定表示同一实施例。此外，当联系实施例描述特定的特征、结构或特性时，认为本领域普通技术人员能够知晓结合其它实施例来实现这种特征、结构或特性，无论是否明确描述。
[0033]概览
[0034]在以下描述中，在描述该指令集架构中的该特定指令的操作之前，需要解释一些项目。一种这样的项目称为“写掩码寄存器”，通常用于断言用于条件地控制逐个元素的计算操作的操作数(在下文中，也可能使用术语掩码寄存器，表示诸如下文讨论的“k”寄存器之类的写掩码寄存器)。如下文中使用，写掩码寄存器存储多个位(16、32、64等等)，其中写掩码寄存器中的每个有效位控制向量寄存器的打包数据元素在SMD处理期间的操作/更新。典型地，存在超过一个写掩码寄存器可供处理器核使用。
[0035]该指令集架构包括至少一些SMD指令，至少一些SMD指令指定向量操作并具有用于从这些向量寄存器中选择源寄存器和/或目的地寄存器的字段(示例性的SIMD指令可指定要对向量寄存器中的一个或多个向量寄存器的内容执行的向量操作，并且将该向量操作的结果存储在向量寄存器之一中)。本发明的不同实施例可具有不同尺寸的向量寄存器，并支持更多/更少/不同尺寸的数据元素。
[0036]由SIMD指令指定的多位数据元素的尺寸(例如字节、字、双字、四字)确定向量寄存器中的“数据元素位置”的位位置，并且向量操作数的尺寸确定数据元素的数量。打包数据元素指的是存储在特定位置中的数据。换句话说，取决于目的地操作数中的数据元素的尺寸和目的地操作数的尺寸(目的地操作数中的位的总数量)(或者换句话说，取决于目的地操作数的尺寸和该目的地操作数中的数据元素的数量)，作为结果的向量操作数内的多位数据元素位置的位位置改变(例如，如果作为结果的向量操作数的目的地是向量寄存器，则该目的地向量寄存器内的多位数据元素位置的位位置改变)。例如，在对32位数据元素进行操作的向量操作(数据元素位置O占据位位置31:0，数据元素位置I占据位位置63:32，以此类推)与对64位数据元素进行操作的向量操作(数据元素位置O占据位位置63:0，数据元素位置I占据位位置127:64，以此类推)之间，多位数据元素的位位置不同。
[0037]此外，根据本发明的一个实施例，在多个I有效位向量写掩码元素与向量尺寸和数据元素尺寸之间存在如图5所示的关联。示出了 128位、256位以及512位的向量尺寸，不过其他宽度也是可能的。考虑了 8位字节(B)、16位字(W)、32位双字(D)或单精度浮点以及64位四字(Q)或双精度浮点的数据元素尺寸，不过其他宽度也是可能的。如图所示，当向量尺寸是128位时，当向量的数据元素尺寸是8位时可将16位用于掩码操作，当向量的数据元素尺寸是16位时可将8位用于掩码操作，当向量的数据元素尺寸是32位时可将4位用于掩码操作，以及当向量的数据元素尺寸是64位时可将2位用于掩码操作。当向量尺寸是256位时，当打包数据元素宽度是8位时可将32位用于掩码操作，当向量的数据元素尺寸是16位时可将16位用于掩码操作，当向量的数据元素尺寸是32位时可将8位用于掩码操作，以及当向量的数据元素尺寸是64位时可将4位用于掩码操作。当向量尺寸是512位时，当向量的数据元素尺寸是8位时可将64位用于掩码操作，当向量的数据元素尺寸是16位时可将32位用于掩码操作，当向量的数据元素尺寸是32位时可将16位用于掩码操作，以及当向量的数据元素尺寸是64位时可将8位用于掩码操作。
[0038]取决于向量尺寸和数据元素尺寸的组合，可将所有64位、或仅64位的子集用作写掩码。一般而言，当使用单个逐个元素的掩码控制位时，用于掩码操作的向量写掩码寄存器中的多个位(有效位)等于以位表示的向量尺寸除以以位表示的向量的数据元素尺寸。
[0039]以下是一般称为打包横向部分和(“PHPSUMD”)指令的指令的实施例和可用于执行此类指令的系统、架构、指令格式等等的实施例，此类指令在包括计算积分图像的若干不同领域中是有益的，计算积分图像是视频分析算法中的基本操作。PHPSUMD指令的执行将用于源向量寄存器的每个数据通道的打包数据元素的多个横向总和存储到目的地向量寄存器中。换言之，PHPSUMD指令的执行导致对于每个数据通道从最低有效的打包数据元素到最高有效的打包数据元素的级联相加，其中对于每个打包数据元素位置产生的和是直到该打包数据元素并且包括该打包数据元素的所有打包数据元素的和，并且将计算出的每个和存储在目的地寄存器中与被最后加到该和中的源位置相对应的打包数据元素位置中。
[0040]图1示出PHPSUMD指令的示例性操作的示例性说明。在该示例中，源向量寄存器101具有尺寸均为128位的两个数据通道(虽然数据元素的数量和它们的尺寸可能不同，诸如64位或256位)，并且数据元素为32位(数据元素尺寸也可以是除32位之外的其他值，诸如8位、16位或64位)。该示例中的每个数据通道具有四个数据元素位置。第一通道具有数据元素位置0-3，且第二通道具有数据元素位置4-7。同样，这仅仅是说明性的，并且数据元素位置的数量也可以不同。
[0041]目的地向量寄存器103具有与源寄存器101相同数量和尺寸的数据元素。如所示，存在对于源向量寄存器101的每个数据通道执行的级联加法。在第一数据通道中，源向量寄存器101数据元素位置O在其之前(有效性更低)的数据通道中无数据元素。因此，将存储在该数据元素中的值(“O”)存储在目的地向量寄存器103中的相应数据元素位置(即数据元素位置O)。
[0042]源向量寄存器101的下一数据元素位置(数据元素位置I)包含值“I”。通过加法逻辑105(诸如ALU)将该值与来自前一数据元素的数据(在本情况下为值“O”)相加。相应地，将1(1+0 = I)存储在目的地向量寄存器103的与该“下一数据元素位置”相对应的数据元素位置(即数据元素位置I)中。
[0043]源寄存器101的下一数据元素位置(数据元素位置2)包含值“2。”通过加法逻辑(诸如ALU电路)将该值与来自先前数据元素的数据(在本情况下为值1(0+1))相加。该逻辑可以与将先前数据元素相加的逻辑相同，也可以是其它逻辑。因此，将3(2+1+0 = 3)存储在目的地寄存器103的数据元素位置(即数据元素位置2)中。
[0044]源寄存器101的下一数据元素位置(数据元素位置3)包含值“3。”通过加法逻辑(诸如ALU电路)将该值与来自先前数据元素的数据(在本情况下为值3 (0+1+2))相加。该逻辑可以与将先前数据元素相加的逻辑相同，也可以是其它逻辑。因此，将6(3+2+1+0 =6)存储在目的地寄存器103的数据元素位置(即数据元素位置3)中。
[0045]对于其他数据通道，重复该模式。该级联加法开始于数据元素4 (在其之前的数据通道中无数据元素)并终结于数据元素7。在附图中示出这些加法的值。
[0046]示例件格式
[0047]该指令的示例性格式是“PHPSUMD YMMl, YMM2”，其中操作数YMMl是目的地向量寄存器，而YMM2是源向量寄存器(诸如128位、256位、512位寄存器等等)，且PHPSUMD是该指令的操作码。数据元素的尺寸可被定义在该指令的“前缀”中，诸如通过使用数据粒度位的指示来定义。在多数实施例中，该位将指示每个数据元素是32位或64位,不过也可使用其他变型。在其它实施例中，通过该指令的操作码来定义打包数据元素的尺寸。例如，关于数据元素是字节、字、双字或四字尺寸的指示。
[0048]示例性的执行方法
[0049]图2示出在处理器中使用PHPSUMD指令的实施例。在201，取出PHPSUMD指令，该指令具有目的地向量寄存器操作数、源向量寄存器操作数以及操作码。
[0050]在203，通过解码逻辑解码PHPSUMD指令。取决于该指令的格式，可在该阶段解释多种数据，诸如是否将进行数据转换、要写入和取回哪些寄存器、要访问什么存储器地址、
坐坐寸寸ο
[0051]在205，取回/读取源操作数值。例如，读取源寄存器。
[0052]在207，通过诸如一个或多个功能单元之类的执行资源来执行PHPSUMD指令(或包括这样的指令的操作，诸如微操作)，以对于源寄存器的数据通道的每个数据元素位置计算来自比该数据元素位置更低有效的数据元素位置的所有数据元素与该位置的数据元素之和。换言之，PHPSUMD指令的执行导致对于每个数据通道从最低有效的打包数据元素到最高有效的打包数据元素的级联加法，其中对于每个打包数据元素位置产生的和是直至该打包数据元素的诸个打包数据元素并且包括该打包数据元素的所有打包数据元素之和。
[0053]在209，将每个计算出的和存储在目的地寄存器的相应打包数据元素位置中。虽然分别示出了 207和209，但在一些实施例中，它们可作为指令执行的一部分来一起执行。
[0054]图3示出用于处理PHPSUMD指令的方法的实施例。更具体地，该示图详细描述了用于处理数据通道的步骤。对于每个附加的数据通道，可与其他数据通道串行地或并行地执行相同的步骤。在该实施例中，假定先前已经执行了操作201-205中的一些(若不是全部)，然而未示出那些操作，以免模糊下文呈现的细节。例如，未示出取指和解码，也未示出所示的操作数取回。
[0055]在一些实施例中，在301，将目的地向量寄存器的所有位设置为“O。”这样的动作可有助于确保“旧”数据不会保留在目的地向量寄存器中。
[0056]在303，将源向量寄存器的数据通道的最低有效的数据元素存储到目的地寄存器中的相应位置中。返回参考图1，例如，这将会将源向量寄存器101数据元素位置0(或4)存储到目的地向量寄存器103数据元素位置O (或4)。
[0057]在305，判断这是否是该数据通道的最后一个源数据元素。典型地，将不会在最低有效的数据元素之后就结束，但在一些实施例中会在最低有效的数据元素之后就结束。如果它是该通道的最后一个源数据元素，则该通道的级联加法完成。此时，判断是否存在要处理的更多数据通道，并且如果存在，则按照相同方式来处理它们。
[0058]如果它是该通道的最后一个源数据元素(或该步骤未执行)，则在307将源向量寄存器的下一最低有效的数据元素位置与更低有效的所有数据元素位置相加。这产生直至该“下一最低有效的数据元素位置”的诸个数据元素并包括该“下一最低有效的数据元素位置”的所有数据元素之和。例如，在图1中，这将会是将源向量寄存器的数据元素位置O和I相加(如果正在对该数据通道求值)。
[0059]在309，将该和存储到目的地向量寄存器中与307的“下一最低有效”的数据元素位置相对应的数据元素位置中。
[0060]在一些实施例中，然后执行305的检查。
[0061]当然，可执行上述步骤的变型。例如，该方法可通过如下方式在数据通道的最高有效的数据元素位置处开始:对源寄存器的数据通道的所有数据元素求和，并将该值存储在目的地寄存器中的相应数据元素位置中，然后对于每个最低有效的数据元素位置，从所有数据元素之和减去比该最低有效数据元素位置更高有效的数据元素的值并相应地存储。
[0062]图4示出用于处理四数据元素数据通道横向部分和的横向部分和的示例性伪代码。当然，可对该代码作出改变以适应不同数量的元素，等等。
[0063]示例性指令格式
[0064]本文中所描述的指令的实施例可以不同的格式体现。例如，本文描述的指令可体现为VEX、通用向量友好或其它格式。以下讨论VEX和通用向量友好格式的细节。另外，在下文中详述示例性系统、架构、以及流水线。指令的实施例可在这些系统、架构、以及流水线上执行，但是不限于详述的系统、架构、以及流水线。
[0065]VEX指令格式
[0066]VEX编码允许指令具有两个以上操作数，并且允许SMD向量寄存器比128位长。VEX前缀的使用提供了三个操作数(或者更多)句法。例如，先前的两操作数指令执行改写源操作数的操作(诸如A = A+B)。VEX前缀的使用使操作数执行非破坏性操作，诸如A =B+C。
[0067]图6A示出示例性AVX指令格式，包括VEX前缀602、实操作码字段630、MoD R/M字节640、SIB字节650、位移字段662以及IMM8 672。图6B示出来自图6A的哪些字段构成完整操作码字段674和基础操作字段642。图6C示出来自图6A的哪些字段构成寄存器索引字段644。
[0068]VEX前缀(字节0-2)602以三字节形式进行编码。第一字节是格式字段640 (VEX字节0，位[7:0])，该格式字段640包含明确的C4字节值(用于区分C4指令格式的唯一值)。第二-第三字节(VEX字节1-2)包括提供专用能力的多个位字段。具体地，REX字段605 (VEX字节I，位[7-5])由VEX.R位字段(VEX字节I，位[7] - R)、VEX.X位字段(VEX字节1，位[6] -X)以及VEX.B位字段(VEX字节1，位[5] - B)组成。这些指令的其他字段对如在本领域中已知的寄存器索引的较低三个位(rrr、xxx以及bbb)进行编码，由此可通过增加VEX.R、VEX.X以及VEX.B来形成Rrrr、Xxxx以及Bbbb。操作码映射字段615 (VEX字节1，位[4:0] - mmmmm)包括对隐含的前导操作码字节进行编码的内容。W字段664(VEX字节2，位[7] -W)由记号VEX.W表示，并且提供取决于该指令而不同的功能。VEX.WW620 (VEX字节2,位[6:3]-vvvv)的作用可包括如下:1)VEX.vvvv编码第一源寄存器操作数且对具有两个或两个以上源操作数的指令有效，第一源寄存器操作数以反转(I补码)形式被指定；2) VEX.vvvv编码目的地寄存器操作数，目的地寄存器操作数针对特定向量位移以I补码的形式被指定；或者3) VEX.vvvv不编码任何操作数，保留该字段，并且应当包含1111b。如果VEX.L668尺寸字段(VEX字节2，位[2]-L) = 0，则它指示128位向量；如果VEX.L = 1，则它指示256位向量。前缀编码字段625 (VEX字节2，位[1:0]-ρρ)提供了用于基础操作字段的附加位。
[0069]实操作码字段630 (字节3)还被称为操作码字节。操作码的一部分在该字段中指定。
[0070]MOD R/M 字段 640 (字节 4)包括 MOD 字段 642 (位[7-6] )、Reg 字段 644 (位[5-3])、以及R/M字段646(位[2-0])。Reg字段644的作用可包括如下:对目的地寄存器操作数或源寄存器操作数(Rrrr中的rrr)进行编码；或者被视为操作码扩展且不用于对任何指令操作数进行编码。R/M字段646的作用可包括如下:对引用存储器地址的指令操作数进行编码；或者对目的地寄存器操作数或源寄存器操作数进行编码。
[0071]比例、索引、基址(SIB)—比例字段650(字节5)的内容包括用于存储器地址生成的SS652 (位[7-6])。先前已经针对寄存器索引Xxxx和Bbbb参考了 SIB.xxx654 (位[5_3])和 SIB.bbb 656 (位[2-0])的内容。
[0072]位移字段662和立即数字段(IMM8)672包含地址数据。
[0073]通用向量友好指令格式
[0074]向量友好指令格式是适于向量指令(例如，存在专用于向量操作的特定字段)的指令格式。尽管描述了其中通过向量友好指令格式支持向量和标量运算两者的实施例，但是替代实施例仅使用通过向量友好指令格式的向量运算。
[0075]图7A-7B是示出根据本发明的实施例的通用向量友好指令格式及其指令模板的框图。图7A是示出根据本发明的实施例的通用向量友好指令格式及其A类指令模板的框图；而图7B是示出根据本发明的实施例的通用向量友好指令格式及其B类指令模板的框图。具体地，针对通用向量友好指令格式700定义A类和B类指令模板，两者包括无存储器访问705的指令模板和存储器访问720的指令模板。在向量友好指令格式的上下文中的术语“通用”指不束缚于任何专用指令集的指令格式。
[0076]尽管将描述其中向量友好指令格式支持64字节向量操作数长度(或尺寸)与32位(4字节)或64位(8字节)数据元素宽度(或尺寸)(并且由此，64字节向量由16双字尺寸的元素或者替代地8四字尺寸的元素组成)、64字节向量操作数长度(或尺寸)与16位(2字节)或8位(I字节)数据元素宽度(或尺寸)、32字节向量操作数长度(或尺寸)与32位(4字节)、64位(8字节)、16位(2字节)、或8位(I字节)数据元素宽度(或尺寸)、以及16字节向量操作数长度(或尺寸)与32位(4字节)、64位(8字节)、16位(2字节)、或8位(I字节)数据元素宽度(或尺寸)的本发明的实施例，但是替代实施例可支持更大、更小、和/或不同的向量操作数尺寸(例如，256字节向量操作数)与更大、更小或不同的数据元素宽度(例如，128位(16字节)数据元素宽度)。
[0077]图7A中的A类指令模板包括:1)在无存储器访问705的指令模板内，示出无存储器访问的完全舍入控制型操作710的指令模板、以及无存储器访问的数据变换型操作715的指令模板；以及2)在存储器访问720的指令模板内，示出存储器访问的时效性725的指令模板和存储器访问的非时效性730的指令模板。图7B中的B类指令模板包括:1)在无存储器访问705的指令模板内，示出无存储器访问的写掩码控制的部分舍入控制型操作712的指令模板以及无存储器访问的写掩码控制的vsize型操作717的指令模板；以及2)在存储器访问720的指令模板内，示出存储器访问的写掩码控制727的指令模板。
[0078]通用向量友好指令格式700包括以下列出的按照在图7A-7B中示出的顺序的如下字段。
[0079]格式字段740 —该字段中的特定值(指令格式标识符值)唯一地标识向量友好指令格式，并且由此标识指令在指令流中以向量友好指令格式出现。由此，该字段对于仅具有通用向量友好指令格式的指令集是不需要的，在这个意义上该字段是任选的。
[0080]基础操作字段742 —其内容区分不同的基础操作。
[0081 ] 寄存器索引字段744-其内容直接或者通过地址生成来指定源或目的地操作数在寄存器中或者在存储器中的位置。这些字段包括足够数量的位以从PxQ(例如，32x512、16x128,32x1024,64x1024)个寄存器组选择N个寄存器。尽管在一个实施例中N可高达三个源和一个目的地寄存器，但是替代实施例可支持更多或更少的源和目的地寄存器(例如，可支持高达两个源，其中这些源中的一个源还用作目的地，可支持高达三个源，其中这些源中的一个源还用作目的地，可支持高达两个源和一个目的地)。
[0082]修饰符(modifier)字段746 —其内容将指定存储器访问的以通用向量指令格式出现的指令与不指定存储器访问的以通用向量指令格式出现的指令区分开；即在无存储器访问705的指令模板与存储器访问720的指令模板之间进行区分。存储器访问操作读取和/或写入到存储器层次(在一些情况下，使用寄存器中的值来指定源和/或目的地地址)，而非存储器访问操作不这样(例如，源和/或目的地是寄存器)。尽管在一个实施例中，该字段还在三种不同的方式之间选择以执行存储器地址计算，但是替代实施例可支持更多、更少或不同的方式来执行存储器地址计算。
[0083]扩充操作字段750 —其内容区分除基础操作以外还要执行各种不同操作中的哪一个操作。该字段是针对上下文的。在本发明的一个实施例中，该字段被分成类字段768、α字段752、以及β字段754。扩充操作字段750允许在单一指令而非2、3或4个指令中执行多组共同的操作。
[0084]比例字段760 —其内容允许用于存储器地址生成(例如，用于使用2ttw*索引+基址的地址生成)的索引字段的内容的按比例缩放。
[0085]位移字段762A —其内容用作存储器地址生成的一部分(例如，用于使用2 索引+基址+位移的地址生成)。
[0086]位移因数字段762B(注意，位移字段762A直接在位移因数字段762B上的并置指示使用一个或另一个)一其内容用作地址生成的一部分，它指定通过存储器访问的尺寸(N)按比例缩放的位移因数，其中N是存储器访问中的字节数量(例如，用于使用2?*索弓I +基址+按比例缩放的位移的地址生成)。忽略冗余的低阶位，并且因此将位移因数字段的内容乘以存储器操作数总尺寸(N)以生成在计算有效地址中使用的最终位移。N的值由处理器硬件在运行时基于完整操作码字段774 (稍后在本文中描述)和数据操纵字段754C确定。位移字段762A和位移因数字段762B可以不用于无存储器访问705的指令模板和/或不同的实施例可实现两者中的仅一个或不实现两者中的任一个，在这个意义上位移字段762A和位移因数字段762B是任选的。
[0087]数据元素宽度字段764 —其内容区分使用多个数据元素宽度中的哪一个(在一些实施例中用于所有指令，在其他实施例中只用于一些指令)。如果支持仅一个数据元素宽度和/或使用操作码的某一方面来支持数据元素宽度，则该字段是不需要的，在这个意义上该字段是任选的。
[0088]写掩码字段770 —其内容在每一数据元素位置的基础上控制目的地向量操作数中的数据元素位置是否反映基础操作和扩充操作的结果。A类指令模板支持合并-写掩码操作，而B类指令模板支持合并写掩码操作和归零写掩码操作两者。当合并时，向量掩码允许在执行任何操作期间保护目的地中的任何元素集免于更新(由基础操作和扩充操作指定)；在另一实施例中，保持其中对应掩码位具有O的目的地的每一元素的旧值。相反，当归零时，向量掩码允许在执行任何操作期间使目的地中的任何元素集归零(由基础操作和扩充操作指定)；在一个实施例中，目的地的元素在对应掩码位具有O值时被设为O。该功能的子集是控制执行的操作的向量长度的能力(即，从第一个到最后一个要修改的元素的跨度)，然而，被修改的元素不一定要是连续的。由此，写掩码字段770允许部分向量操作，这包括加载、存储、算术、逻辑等。尽管描述了其中写掩码字段770的内容选择了多个写掩码寄存器中的包含要使用的写掩码的一个写掩码寄存器(并且由此写掩码字段770的内容间接地标识了要执行的掩码操作)的本发明的实施例，但是替代实施例相反或另外允许掩码写字段770的内容直接地指定要执行的掩码操作。
[0089]立即数字段772 —其内容允许对立即数的指定。该字段在实现不支持立即数的通用向量友好格式中不存在且在不使用立即数的指令中不存在，在这个意义上该字段是任选的。
[0090]类字段768 —其内容在不同类的指令之间进行区分。参考图7A-B，该字段的内容在A类和B类指令之间进行选择。在图7A-B中，圆角方形用于指示专用值存在于字段中(例如，在图7A-B中分别用于类字段768的A类768A和B类768B)。
[0091]A类指令模板
[0092]在A类非存储器访问705的指令模板的情况下，α字段752被解释为其内容区分要执行不同扩充操作类型中的哪一种(例如，针对无存储器访问的舍入型操作710和无存储器访问的数据变换型操作715的指令模板分别指定舍入752Α.1和数据变换752Α.2)的RS字段752Α，而β字段754区分要执行指定类型的操作中的哪一种。在无存储器访问705指令模板中，比例字段760、位移字段762Α以及位移比例字段762Β不存在。
[0093]无存储器访问的指令模板一完全舍入控制型操作
[0094]在无存储器访问的完全舍入控制型操作710的指令模板中，β字段754被解释为其内容提供静态舍入的舍入控制字段754Α。尽管在本发明的所述实施例中舍入控制字段754Α包括抑制所有浮点异常(SAE)字段756和舍入操作控制字段758，但是替代实施例可支持、可将这些概念两者都编码成相同的字段或者仅具有这些概念/字段中的一个或另一个(例如，可仅有舍入操作控制字段758)。
[0095]SAE字段756 —其内容区分是否停用异常事件报告；当SAE字段756的内容指示启用抑制时，给定指令不报告任何种类的浮点异常标志且不唤起任何浮点异常处理程序。
[0096]舍入操作控制字段758 —其内容区分执行一组舍入操作中的哪一个(例如，向上舍入、向下舍入、向零舍入、以及就近舍入)。由此，舍入操作控制字段758允许在每一指令的基础上改变舍入模式。在其中处理器包括用于指定舍入模式的控制寄存器的本发明的一个实施例中，舍入操作控制字段750的内容优先于该寄存器值。
[0097]无存储器访问的指令模板一数据变换型操作
[0098]在无存储器访问的数据变换型操作715的指令模板中，β字段754被解释为数据变换字段754Β，其内容区分要执行多个数据变换中的哪一个(例如，无数据变换、混合、广播)。
[0099]在A类存储器访问720的指令模板的情况下，α字段752被解释为驱逐提示字段752Β，其内容区分要使用驱逐提示中的哪一个(在图7Α中，对于存储器访问时效性725的指令模板和存储器访问非时效性730的指令模板分别指定时效性的752Β.1和非时效性的752Β.2)，而β字段754被解释为数据操纵字段754C，其内容区分要执行多个数据操纵操作(也称为基元(primitive))中的哪一个(例如，无操纵、广播、源的向上转换、以及目的地的向下转换)。存储器访问720的指令模板包括比例字段760、以及任选的位移字段762A或位移比例字段762B。
[0100]向量存储器指令使用转换支持来执行来自存储器的向量加载并将向量存储到存储器。如同寻常的向量指令，向量存储器指令以数据元素式的方式与存储器来回传输数据，其中实际传输的元素由选为写掩码的向量掩码的内容规定。
[0101]存储器访问的指令模板一时效性的
[0102]时效性的数据是可能足够快地重新使用以从高速缓存受益的数据。然而，这是提示，且不同的处理器可以不同的方式实现它，包括完全忽略该提示。
[0103]存储器访问的指令模板一非时效性的
[0104]非时效性的数据是不可能足够快地重新使用以从第一级高速缓存中的高速缓存受益且应当被给予驱逐优先级的数据。然而，这是提示，且不同的处理器可以不同的方式实现它，包括完全忽略该提示。
[0105]B类指令模板
[0106]在B类指令模板的情况下，α字段752被解释为写掩码控制(Z)字段752C，其内容区分由写掩码字段770控制的写掩码操作应当是合并还是归零。
[0107]在B类非存储器访问705的指令模板的情况下，β字段754的一部分被解释为RL字段757Α，其内容区分要执行不同扩充操作类型中的哪一种(例如，针对无存储器访问的写掩码控制部分舍入控制类型操作712的指令模板和无存储器访问的写掩码控制VSIZE型操作717的指令模板分别指定舍入757Α.1和向量长度(VSIZE) 757Α.2)，而β字段754的其余部分区分要执行指定类型的操作中的哪一种。在无存储器访问705指令模板中，比例字段760、位移字段762Α以及位移比例字段762Β不存在。
[0108]在无存储器访问的写掩码控制的部分舍入控制型操作710的指令模板中，β字段754的其余部分被解释为舍入操作字段759Α，并且停用异常事件报告(给定指令不报告任何种类的浮点异常标志且不唤起任何浮点异常处理程序)。
[0109]舍入操作控制字段759Α —只作为舍入操作控制字段758，其内容区分执行一组舍入操作中的哪一个(例如，向上舍入、向下舍入、向零舍入、以及就近舍入)。由此，舍入操作控制字段759Α允许在每一指令的基础上改变舍入模式。在其中处理器包括用于指定舍入模式的控制寄存器的本发明的一个实施例中，舍入操作控制字段750的内容优先于该寄存器值。
[0110]在无存储器访问的写掩码控制VSIZE型操作717的指令模板中，β字段754的其余部分被解释为向量长度字段759Β，其内容区分要执行多个数据向量长度中的哪一个(例如，128字节、256字节、或512字节)。
[0111]在B类存储器访问720的指令模板的情况下，β字段754的一部分被解释为广播字段757Β，其内容区分是否要执行广播型数据操纵操作，而β字段754的其余部分被解释为向量长度字段759Β。存储器访问720的指令模板包括比例字段760、以及任选的位移字段762Α或位移比例字段762Β。
[0112]针对通用向量友好指令格式700，示出完整操作码字段774包括格式字段740、基础操作字段742以及数据元素宽度字段764。尽管示出了其中完整操作码字段774包括所有这些字段的一个实施例，但是在不支持所有这些字段的实施例中，完整操作码字段774包括少于所有的这些字段。完整操作码字段774提供操作码(opcode)。
[0113]扩充操作字段750、数据元素宽度字段764以及写掩码字段770允许在每一指令的基础上以通用向量友好指令格式指定这些特征。
[0114]写掩码字段和数据元素宽度字段的组合创建各种类型的指令，因为这些指令允许基于不同的数据元素宽度应用该掩码。
[0115]在A类和B类内出现的各种指令模板在不同的情形下是有益的。在本发明的一些实施例中，不同处理器或者处理器内的不同核可支持仅A类、仅B类、或者可支持两类。举例而言，旨在用于通用计算的高性能通用无序核可仅支持B类，旨在主要用于图形和/或科学(吞吐量)计算的核可仅支持A类，并且旨在用于两者的核可支持两者(当然，具有来自两类的模板和指令的一些混合、但是并非来自两类的所有模板和指令的核在本发明的范围内)。同样，单一处理器可包括多个核，所有核支持相同的类或者其中不同的核支持不同的类。举例而言，在具有单独的图形和通用核的处理器中，图形核中的旨在主要用于图形和/或科学计算的一个核可仅支持A类，而通用核中的一个或多个可以是具有旨在用于通用计算的仅支持B类的无序执行和寄存器重命名的高性能通用核。不具有单独的图形核的另一处理器可包括既支持A类又支持B类的一个或多个通用有序或无序核。当然，在本发明的不同实施例中，来自一类的特征也可在其他类中实现。可使以高级语言撰写的程序成为(例如，及时编译或者统计编译)各种不同的可执行形式，包括:1)仅具有用于执行的目标处理器支持的类的指令的形式；或者2)具有使用所有类的指令的不同组合而编写的替代例程且具有选择这些例程以基于由当前正在执行代码的处理器支持的指令而执行的控制流代码的形式。
[0116]示例性专用向量友好指令格式
[0117]图8是示出根据本发明的实施例的示例性专用向量友好指令格式的框图。图8示出专用向量友好指令格式800，其指定位置、尺寸、解释和字段的次序、以及那些字段中的一些字段的值，在这个意义上向量友好指令格式800是专用的。专用向量友好指令格式800可用于扩展x86指令集，并且由此一些字段类似于在现有x86指令集及其扩展(例如，AVX)中使用的那些字段或与之相同。该格式保持与具有扩展的现有x86指令集的前缀编码字段、实操作码字节字段、MOD R/M字段、SIB字段、位移字段、以及立即数字段一致。示出来自图7的字段，来自图8的字段映射到来自图7的字段。
[0118]应当理解，虽然出于说明的目的在通用向量友好指令格式700的上下文中参考专用向量友好指令格式800描述了本发明的实施例，但是本发明不限于专用向量友好指令格式800，除非另有声明。例如，通用向量友好指令格式700构想各种字段的各种可能的尺寸，而专用向量友好指令格式800被示为具有特定尺寸的字段。作为具体示例，尽管在专用向量友好指令格式800中数据元素宽度字段764被示为一位字段，但是本发明不限于此(即，通用向量友好指令格式700构想数据元素宽度字段764的其他尺寸)。
[0119]通用向量友好指令格式700包括以下列出的按照图8A中示出的顺序的如下字段。
[0120]EVEX前缀(字节0-3) 802 —以四字节形式进行编码。
[0121]格式字段740(EVEX字节0，位[7:0]) —第一字节(EVEX字节O)是格式字段740，并且它包含0x62 (在本发明的一个实施例中用于区分向量友好指令格式的唯一值)。
[0122]第二一第四字节(EVEX字节1-3)包括提供专用能力的多个位字段。
[0123]REX 字段 805 (EVEX 字节 I，位[7-5]) —由 EVEX.R 位字段(EVEX 字节 I，位[7] - R)、EVEX.X 位字段(EVEX 字节 1，位[6] - X)以及(757BEX 字节 1，位[5] - B)组成。EVEX.R、EVEX.X和EVEX.B位字段提供与对应VEX位字段相同的功能，并且使用I补码的形式进行编码，即ZMMO被编码为1111B，ZMM15被编码为0000B。这些指令的其他字段对如在本领域中已知的寄存器索引的较低三个位(rrr、xxx、以及bbb)进行编码，由此可通过增加EVEX.R、EVEX.X 以及 EVEX.B 来形成 Rrrr、Xxxx 以及 Bbbb。
[0124]REX’字段710—这是REX’字段710的第一部分，并且是用于对扩展的32个寄存器集合的较高16个或较低16个寄存器进行编码的EVEX.R’位字段(EVEX字节1，位[4] -R，)。在本发明的一个实施例中，该位与以下指示的其他位一起以位反转的格式存储以(在公知x86的32位模式下)与实操作码字节是62的BOUND指令进行区分，但是在MOD R/Μ字段(在下文中描述)中不接受MOD字段中的值11 ;本发明的替代实施例不以反转的格式存储该指示的位以及其他指示的位。值I用于对较低16个寄存器进行编码。换句话说，通过组合EVEX.R’、EVEX.R、以及来自其他字段的其他RRR来形成R’ Rrrr。
[0125]操作码映射字段815(EVEX字节1，位[3:0] - _皿)-其内容对隐含的前导操作码字节(0F、0F38、或0F3)进行编码。
[0126]数据元素宽度字段764 (EVEX字节2，位[7] - W) 一由记号EVEX.W表示。EVEX.W用于定义数据类型(32位数据元素或64位数据元素)的粒度(尺寸)。
[0127]EVEX.vvvv820 (EVEX 字节 2,位[6:3]_vvvv) — EVEX.vvvv 的作用可包括如下:1)EVEX.vvvv编码第一源寄存器操作数且对具有两个或两个以上源操作数的指令有效，第一源寄存器操作数以反转(I补码)的形式被指定；2) EVEX.vvvv编码目的地寄存器操作数，目的地寄存器操作数针对特定向量位移以I补码的形式被指定；或者3)EVEX.vvvv不编码任何操作数，保留该字段，并且应当包含1111b。由此，EVEX.vvvv字段820对以反转(I补码)的形式存储的第一源寄存器指定符的4个低阶位进行编码。取决于该指令，额外不同的EVEX位字段用于将指定符尺寸扩展到32个寄存器。
[0128]EVEX.U768类字段(EVEX字节2，位[2]-U)—如果EVEX.U = 0，则它指示A类或EVEX.UO ;如果 EVEX.U = 1，则它指示 B 类或 EVEX.Ul。
[0129]前缀编码字段825 (EVEX字节2，位[1:0]-ρρ) —提供了用于基础操作字段的附加位。除了对以EVEX前缀格式的传统SSE指令提供支持以外，这也具有压缩SMD前缀的益处(EVEX前缀只需要2位，而不是需要字节来表达SMD前缀)。在一个实施例中，为了支持使用以传统格式和以EVEX前缀格式的SMD前缀(66H、F2H、F3H)的传统SSE指令，将这些传统SMD前缀编码成SMD前缀编码字段；并且在运行时在提供给解码器的PLA之前被扩展成传统SMD前缀(因此PLA可执行传统和EVEX格式的这些传统指令，而无需修改)。虽然较新的指令可将EVEX前缀编码字段的内容直接作为操作码扩展，但是为了一致性，特定实施例以类似的方式扩展，但允许由这些传统SIMD前缀指定不同的含义。替代实施例可重新设计PLA以支持2位SMD前缀编码，并且由此不需要扩展。
[0130]α 字段 752 (EVEX 字节 3，位[7] - EH,也称为 EVEX.EH、EVEX.rs、EVEX.RL、EVEX.写掩码控制、以及EVEX.N;也以α示出)一如先前所述，该字段是针对上下文的。
[0131]β 字段 754(EVEX 字节 3，位[6:4]_SSS，也称为 EVEX.s2_0、EVEX.r2_0、EVEX.rrl,EVEX.LLO、EVEX.LLB ;也以β β β示出)一如先前所述，该字段是针对上下文的。
[0132]REX’字段710 —这是REX’字段的其余部分，并且是可用于对扩展的32个寄存器集合的较高16个或较低16个寄存器进行编码的EVEX.V’位字段(EVEX字节3，位[3] - V’)。该位以位反转的格式存储。值I用于对较低16个寄存器进行编码。换句话说，通过组合EVEX.V’、EVEX.vvvv 来形成 V’ VVVV。
[0133]写掩码字段770 (EVEX字节3，位[2:0]_kkk) —其内容指定写掩码寄存器中的寄存器索引，如先前所述。在本发明的一个实施例中，特定值EVEX.kkk = 000具有暗示没有写掩码用于特定指令的特殊行为(这可以各种方式实现，包括使用硬连线到所有的写掩码或者旁路掩码硬件的硬件来实现)。
[0134]实操作码字段830 (字节4)还被称为操作码字节。操作码的一部分在该字段中被指定。
[0135]MOD R/Μ字段840 (字节5)包括MOD字段842、Reg字段844、以及R/Μ字段846。如先前所述的，MOD字段842的内容将存储器访问和非存储器访问操作区分开。Reg字段844的作用可被归结为两种情形:对目的地寄存器操作数或源寄存器操作数进行编码；或者被视为操作码扩展且不用于对任何指令操作数进行编码。R/Μ字段846的作用可包括如下:对引用存储器地址的指令操作数进行编码；或者对目的地寄存器操作数或源寄存器操作数进行编码。
[0136]比例、索引、基址(SIB)字节(字节6) —如先前所述的，比例字段750的内容用于存储器地址生成。SIB.xxx854和SIB.bbb856 一先前已经针对寄存器索引Xxxx和Bbbb提及了这些字段的内容。
[0137]位移字段762A (字节7-10) —当MOD字段842包含10时，字节7_10是位移字段762A，并且它与传统32位位移(disp32) —样地工作，并且以字节粒度工作。
[0138]位移因数字段762B (字节7) —当MOD字段842包含OI时，字节7是位移因数字段762B。该字段的位置与传统x86指令集8位位移(disp8)的位置相同，它以字节粒度工作。由于disp8是符号扩展的，因此它仅能在-128和127字节偏移量之间寻址；在64字节高速缓存行的方面，disp8使用可被设为仅四个真正有用的值-128、-64、0和64的8位；由于常常需要更大的范围，所以使用disp32 ;然而，disp32需要4个字节。与disp8和disp32对比，位移因数字段762B是dispS的重新解释；当使用位移因数字段762B时，通过将位移因数字段的内容乘以存储器操作数访问的尺寸(N)来确定实际位移。该类型的位移被称为disp8*N。这减小了平均指令长度(单个字节用于位移，但具有大得多的范围)。这种压缩位移基于有效位移是存储器访问的粒度的倍数的假设，并且由此地址偏移量的冗余低阶位不需要被编码。换句话说，位移因数字段762B替代传统x86指令集8位位移。由此，位移因数字段762B以与x86指令集8位位移相同的方式(因此在ModRM/SIB编码规则中没有变化)进行编码，唯一的不同在于，将dispS超载至disp8*N。换句话说，在编码规则或编码长度中没有变化，而仅在通过硬件对位移值的解释中有变化(这需要按存储器操作数的尺寸按比例缩放位移量以获得字节式地址偏移量)。
[0139]立即数字段772如先前所述地操作。
[0140]完整操作码字段
[0141]图SB是示出根据本发明的实施例的构成完整操作码字段774的具有专用向量友好指令格式800的字段的框图。具体地，完整操作码字段774包括格式字段740、基础操作字段742、以及数据元素宽度(W)字段764。基础操作字段742包括前缀编码字段825、操作码映射字段815以及实操作码字段830。
[0142]寄存器索引字段
[0143]图SC是示出根据本发明的一个实施例的构成寄存器索引字段744的具有专用向量友好指令格式800的字段的框图。具体地，寄存器索引字段744包括REX字段805、REX’字段 810、MODR/M.reg 字段 844、MODR/M.r/m 字段 846、VVVV 字段 820、xxx 字段 854 以及bbb 字段 856。
[0144]扩充操作字段
[0145]图8D是示出根据本发明的一个实施例的构成扩充操作字段750的具有专用向量友好指令格式800的字段的框图。当类(U)字段768包含O时，它表明EVEX.U0(A类768A)；当它包含I时，它表明EVEX.Ul (B类768B)。当U = O且MOD字段842包含11 (表明无存储器访问操作)时，α字段752 (EVEX字节3，位[7] - EH)被解释为rs字段752A。当rs字段752A包含I (舍入752A.1)时，β字段754 (EVEX字节3，位[6:4] - SSS)被解释为舍入控制字段754A。舍入控制字段754A包括一位SAE字段756和两位舍入操作字段758。当rs字段752A包含O (数据变换752A.2)时，β字段754 (EVEX字节3，位[6:4] - SSS)被解释为三位数据变换字段754Β。当U = O且MOD字段842包含00、01或10 (表明存储器访问操作)时，α字段752(EVEX字节3，位[7] - EH)被解释为驱逐提示(EH)字段752B且β字段754(EVEX字节3，位[6:4] - SSS)被解释为三位数据操纵字段754C。
[0146]当U = I时，α字段752(EVEX字节3，位[7] - EH)被解释为写掩码控制(Z)字段752C。当U = I且MOD字段842包含11 (表明无存储器访问操作)时，β字段754的一部分(EVEX字节3，位 [4] - S0)被解释为RL字段757Α ;当它包含I (舍入757Α.1)时，β字段754的其余部分(EVEX字节3，位[6_5] - S2^1)被解释为舍入操作字段759Α，而当RL字段757Α包含0(VSIZE757.A2)时，β字段754的其余部分(EVEX字节3，位[6-5]-?^)被解释为向量长度字段759B(EVEX字节3，位[6-5] - L1J。当U= I且MOD字段842包含00、01或10(表明存储器访问操作)时，β字段754(EVEX字节3，位[6:4] - SSS)被解释为向量长度字段759B (EVEX字节3，位[6-5] - L卜0)和广播字段757B (EVEX字节3，位[4] - B)。
[0147]示例性寄存器架构
[0148]图9是根据本发明的一个实施例的寄存器架构900的框图。在所示出的实施例中，有32个512位宽的向量寄存器910 ;这些寄存器被引用为zmmO到zmm31。较低的16zmm寄存器的较低阶256个位覆盖在寄存器ymmO-16上。较低的16zmm寄存器的较低阶128个位(ymm寄存器的较低阶128个位)覆盖在寄存器xmmO-15上。专用向量友好指令格式800对这些覆盖的寄存器组操作，如在以下表格中所示的。
[0149]
【权利要求】
1.一种响应于单个向量打包横向求和指令在计算机处理器中执行打包数据元素的向量打包横向部分求和的方法，所述单个向量打包横向求和指令包括目的地向量寄存器操作数、源向量寄存器操作数以及操作码，所述方法包括以下步骤: 执行所述单个向量打包横向求和指令，以对于所述源向量寄存器的数据通道的每个数据元素位置计算来自比所述数据元素位置更低有效的数据元素位置的所有数据元素与所述位置的数据元素之和，其中对于每个打包数据元素位置产生的所述和是直至所述打包数据元素位置的诸个打包数据元素并且包括所述打包数据元素的所有打包数据元素之和；以及 将对于所述源向量寄存器的打包数据元素位置计算出的每个和存储在所述目的地向量寄存器的相应打包数据元素位置中。
2.如权利要求1所述的方法，其特征在于，所述源向量的每个数据通道具有四个打包数据元素。
3.如权利要求1所述的方法，其特征在于，要处理的数据通道的数量取决于所述目的地向量寄存器的尺寸。
4.如权利要求1所述的方法，其特征在于，所述源向量寄存器和目的地向量寄存器的尺寸是128位、256位、或512位。
5.如权利要求1所述的方法，其特征在于，所述源寄存器和所述目的地寄存器的打包数据元素的尺寸是8位、16位、32位或64位。
6.如权利要求5所述的方法，其特征在于，通过所述操作码来定义所述源寄存器和所述目的地寄存器的打包数据元素的尺寸。
7.如权利要求1所述的方法，其特征在于，所述执行步骤还包括: 在每次求和之后确定所述打包数据元素位置是否是所述数据通道的最后一个打包数据元素位置； 当所述打包数据元素位置是所述数据通道的最后一个打包数据元素位置时，则所述数据通道的处理完成； 当所述打包数据元素位置不是所述数据通道的最后一个打包数据元素位置时，则计算下一最低有效的打包数据元素位置的和。
8.—种制品，包括: 有形的机器可读存储介质，其上存储有指令的出现，其中所述指令的格式指定向量寄存器作为其源操作数，并指定单个目的地向量寄存器作为其目的地，并且其中所述指令包括操作码，所述操作码指令机器响应于所述单个指令的单次出现而导致:对于所述源向量寄存器的数据通道的每个数据元素位置计算来自比所述数据元素位置更低有效的数据元素位置的所有数据元素与所述位置的数据元素之和，其中对于每个打包数据元素位置产生的所述和是直至所述打包数据元素位置的诸个打包数据元素并且包括所述打包数据元素的所有打包数据元素之和；以及将对于所述源向量寄存器的打包数据元素位置计算出的每个和存储在所述目的地向量寄存器的相应打包数据元素位置中。
9.如权利要求8所述的制品，其特征在于，所述源向量的每个数据通道具有四个打包数据元素。
10.如权利要求8所述的制品，其特征在于，要处理的数据通道的数量取决于所述目的地向量寄存器的尺寸。
11.如权利要求8所述的制品，其特征在于，所述源向量寄存器和目的地向量寄存器的尺寸是128位、256位、或512位。
12.如权利要求8所述的制品，其特征在于，所述源寄存器和所述目的地寄存器的打包数据元素的尺寸是8位、16位、32位或64位。
13.如权利要求12所述的制品，其特征在于，通过所述操作码来定义所述源寄存器和所述目的地寄存器的打包数据元素的尺寸。
14.如权利要求8所述的制品，其特征在于，所述执行步骤还包括: 在每次求和之后确定所述打包数据元素位置是否是所述数据通道的最后一个打包数据元素位置； 当所述打包数据元素位置是所述数据通道的最后一个打包数据元素位置时，则所述数据通道的处理完成； 当所述打包数据元素位置不是所述数据通道的最后一个打包数据元素位置时，则计算下一最低有效的打包数据元素位置的和。
15.一种装置,包括: 硬件解码器，用于解码单个向量打包横向求和指令，所述单个向量打包横向求和指令包括目的地向量寄存器操作数、源向量寄存器操作数以及操作码； 执行逻辑，用于对于所述源向量寄存器的数据通道的每个数据元素位置计算来自比所述数据元素位置更低有效的数据元素位置的所有数据元素与所述位置的数据元素之和，并将对于所述源向量寄存器的打包数据元素位置计算出的每个和存储在目的地向量寄存器的相应打包数据元素位置中，其中对于每个打包数据元素位置产生的所述和是直至所述打包数据元素位置的诸个打包数据元素并且包括所述打包数据元素的所有打包数据元素之和。
16.如权利要求15所述的装置，其特征在于，所述源向量的每个数据通道具有四个打包数据元素。
17.如权利要求15所述的装置，其特征在于，要处理的数据通道的数量取决于所述目的地向量寄存器的尺寸。
18.如权利要求15所述的装置，其特征在于，所述源向量寄存器和目的地向量寄存器的尺寸是128位、256位、或512位。
19.如权利要求15所述的装置，其特征在于，所述源寄存器和所述目的地寄存器的打包数据元素的尺寸是8位、16位、32位或64位。
20.如权利要求15所述的装置，其特征在于，所述执行逻辑进一步用于: 在每次求和之后确定所述打包数据元素位置是否是所述数据通道的最后一个打包数据元素位置； 当所述打包数据元素位置是所述数据通道的最后一个打包数据元素位置时，则所述数据通道的处理完成； 当所述打包数据元素位置不是所述数据通道的最后一个打包数据元素位置时，则计算下一最低有效的打包数据元素位置的和。
【文档编号】G06F9/30GK104081337SQ201180076309
【公开日】2014年10月1日 申请日期:2011年12月23日 优先权日:2011年12月23日
【发明者】E·乌尔德-阿迈德-瓦尔, M·哈高格, R·凡伦天, A·格雷德斯廷, S·卢巴诺维奇, Z·斯波伯, B·靳兹伯格, Z·艾韦弗 申请人:英特尔公司