键盘装置及其键盘扫描电路的制作方法

键盘装置及其键盘扫描电路的制作方法
【专利摘要】本发明公开了一种键盘装置及其键盘扫描电路，其中，键盘扫描电路包括上拉闩锁器、下拉闩锁器以及输出缓冲器。上拉闩锁器于第一时间周期依据上拉控制信号及/或输出信号拉升并闩锁扫描输入端上的电压为参考电压。下拉闩锁器于第二时间周期依据下拉控制信号及/或输出信号拉低并闩锁扫描输入端上的电压为参考接地电压。输出缓冲器依据扫描输入端上的电压来产生输出信号。
【专利说明】键盘装置及其键盘扫描电路
【技术领域】
[0001]本发明是有关于一种键盘装置及其键盘扫描电路，且特别是有关于一种用于银浆或碳膜键盘的键盘装置及其键盘扫描电路。
【背景技术】
[0002]请参照图1A以及图1B，其中，图1A绘示现有的银浆或碳膜键盘的键盘扫描电路100，而图1B则绘示现有的银浆或碳膜键盘的键盘扫描波形图。在图1A中，键盘扫描电路100包括晶体管Ml、电阻Rpul以及输出缓冲器BUF1。晶体管Ml以及电阻Rpul依序串接在参考电压VDD以及扫描输入端SCI间。输出缓冲器BUFl的输入端则耦接至扫描输入端SCI，其输出端则产生键盘扫描结果DR。
[0003]值得注意的，连接扫描输入端SCI与扫描输出端SCO的传输导线提供电阻Rw，由图1B的波形可以得知，在当扫描输出端SCO的电压值等于参考接地电压GND时，扫描输入端SCI上的电压会等于参考电压VDD与参考接地电压GND的差，依据电阻Rpul以及Rw所进行分压后的电压值。也就是说，在银浆或碳膜键盘中，由于电阻Rw相对电阻Rpul为大时(例如电阻Rw等于电阻Rpul的两倍)，扫描输入端SCI上的电压会等于2/3的参考电压VDD而无法有效的被拉低到逻辑低电平所需要的电压值。也因此，输出缓冲器BUFl无法产生正确的键盘扫描结果DR。

【发明内容】

[0004]本发明提供一种键盘装置及其键盘扫描电路，可避免因连接按键的导线所产生的电阻而发生检测错误的现象。
[0005]本发明提出一种键盘扫描电路，包括上拉闩锁器、下拉闩锁器以及输出缓冲器。上拉闩锁器耦接至扫描输入端，以于第一时间周期依据上拉控制信号及/或输出信号拉升并闩锁扫描输入端上的电压为参考电压。下拉闩锁器耦接至扫描输入端，以于第二时间周期依据下拉控制信号及/或输出信号拉低并R锁扫描输入端上的电压为参考接地电压。输出缓冲器耦接扫描输入端、上拉闩锁器以及下拉闩锁器。输出缓冲器依据扫描输入端上的电压来产生输出信号。
[0006]本发明提出一种键盘装置，包括多个按键以及多个键盘扫描电路。上述的按键的第一端耦接至少一扫描输出端，而各键盘扫描电路的扫描输入端耦接至相对应的各按键的第二端。各键盘扫描电路包括上拉闩锁器、下拉闩锁器以及输出缓冲器。上拉闩锁器耦接至扫描输入端，以于第一时间周期依据上拉控制信号及/或输出信号拉升并闩锁扫描输入端上的电压为参考电压。下拉闩锁器耦接至扫描输入端，以于第二时间周期依据下拉控制信号及/或输出信号拉低并闩锁扫描输入端上的电压为参考接地电压。输出缓冲器耦接扫描输入端、上拉R锁器以及下拉円锁器。输出缓冲器依据扫描输入端上的电压来产生输出信号。
[0007]基于上述，本发明通过上拉闩锁器以及下拉闩锁器依序对键盘扫描电路进行初始化动作，并利用输出缓冲器来依据对应按键被按压状态而改变的扫描输入端上的电压来产生输出信号。本发明的键盘扫描电路更通过上拉闩锁器或下拉闩锁器来使扫描输入端上的电压可以达到全摆幅，以消除因与按压连接的导线上的电阻而产生的电压降的问题，避免键盘扫描动作发生失败的可能。
[0008]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
【专利附图】

【附图说明】
[0009]图1A绘示现有的银浆或碳膜键盘的键盘扫描电路100;
[0010]图1B则绘示现有的银浆或碳膜键盘的键盘扫描波形图；
[0011]图2绘示键盘扫描电路200的一实施方式；
[0012]图3绘示本发明另一实施例的键盘扫描电路300的电路图；
[0013]图4A及图4B分别绘示键盘扫描电路300在按键为不同状态下的波形图；
[0014]图5绘示本发明实施例的键盘装置500的示意图。
[0015]其中，附图标记说明如下:
[0016]100、200、300、51(T5N0:键盘扫描电路；
[0017]210、310:上拉闩锁器；
[0018]220、320:下拉闩锁器；
[0019]230、330:输出缓冲器；
[0020]311:逻辑运算器；
[0021]500:键盘装置；
[0022]IOl:上拉控制信号；
[0023]102:下拉控制信号；
[0024]SC1、SCII?SCIN:扫描输入端；
[0025]SCO、SCO I ?SCON:扫描输出端；
[0026]GND:参考接地电压；
[0027]VDD:参考电压；
[0028]TPT:输出信号；
[0029]Sff, SWl?SWN:按键；
[0030]Ml、MP、MNl、MN2:晶体管；
[0031 ] Rpul、Rw> Rwl?RwN:电阻；
[0032]BUFl:输出缓冲器；
[0033]DR:键盘扫描结果；
[0034]Rup:上拉电阻；
[0035]RDN:下拉电阻；
[0036]ANDl:与门；
[0037]IN1:初始信号；
[0038]TI?T3:时间区间。【具体实施方式】
[0039]以下请参照图2，图2绘示键盘扫描电路200的一实施方式。键盘扫描电路200包括上拉闩锁器210、下拉闩锁器220以及输出缓冲器230。键盘扫描电路200可通过扫描输入端SCI耦接至按键SW，其中，按键SW是银浆或碳膜键盘的按键，扫描输入端SCI则可以配置在键盘扫描电路200所属晶片上的焊垫。
[0040]上拉闩锁器210耦接至扫描输入端SCI，并耦接至参考电压VDD，且接收上拉控制信号IOl以及输出缓冲器230所产生的输出信号TPT。上拉闩锁器210可依据上拉控制信号IOl及输出信号TPT的至少其中之一来拉升扫描输入端SCI上的电压至参考电压VDD，并使扫描输入端SCI上的电压被闩锁在等于参考电压VDD的状态。
[0041]下拉闩锁器220耦接至扫描输入端SCI，并耦接至参考接地电压GND，且接收下拉控制信号102以及输出缓冲器230所产生的输出信号TPT。下拉闩锁器220可依据下拉控制信号102及输出信号TPT的至少其中之一来拉低扫描输入端SCI上的电压至参考接地电压GND，并使扫描输入端SCI上的电压被闩锁在等于参考接地电压GND的状态。
[0042]输出缓冲器230的输入端耦接至扫描输入端SCI，其输出端则产生输出信号TPT。在本实施例中，输出缓冲器230是一个反向器，也就是说，输出缓冲器230所产生的输出信号TPT的逻辑电平与扫描输入端SCI上的电压所呈现的逻辑电平是相反的。
[0043]在整体的作动方面，键盘扫描电路200在第一时间周期时，先通过上拉控制信号IOl来使上拉闩锁器210拉升扫描输入端SCI上的电压至参考电压VDD。同时，输出缓冲器230则对应被拉升至参考电压VDD的扫描输入端SCI上的电压来产生逻辑低电平的输出信号TPT。值得一提的是，这个等于逻辑低电平的输出信号TPT会被提供至上拉闩锁器210，并使上拉R锁器210依据逻辑低电平的输出信号TPT来使扫描输入端SCI上的电压円锁在等于参考电压VDD的状态。
[0044]接着，在第一时间周期后的第二时间周期，上拉控制信号IOl停止驱使上拉闩锁器210对扫描输入端SCI上的电压进行的拉升动作。并且，通过下拉控制信号102来使下拉闩锁器220拉低扫描输入端SCI上的电压至等于参考接地电压GND。请注意，在扫描输入端SCI上的电压被拉低的过程中，输出缓冲器230的输入端所接收的电压会逐度的下降，并在当扫描输入端SCI上的电压被拉低至可以被输出缓冲器230判断为逻辑低电平时，输出缓冲器230的输出端所产生的输出信号TPT会转态为逻辑高电平，并解除上拉闩锁器210所执行的闩锁动作，并且，逻辑高电平的输出信号TPT会驱使下拉闩锁器220闩锁扫描输入端SCI上的电压在等于参考接地电压GND (逻辑低电平)的状态。而在扫描输入端SCI上的电压稳定等于参考接地电压后，下拉控制信号102则解除使下拉闩锁器220拉低扫描输入端SCI上的电压的下拉动作。
[0045]在完成了上述的第一时间周期以及第二时间周期的初始化过程后，键盘扫描电路200则可以执行其所连接的按键SW的被按压状态的扫描动作。在本实施例中，按键SW串接在扫描输入端SCI以及扫描输出端SCO间，其中的连接导线提供电阻Rw。而在扫描动作被进行的第三时间周期中，例如逻辑高电平的信号会被提供至扫描输出端SCO上。若此时按键SW是被按压住的状态，逻辑高电平的信号会通过电阻Rw以及按键SW被传送至扫描输入端SCI。也就是说，扫描输入端SCI上的电压，会依据扫描输出端SCO上所接收的电压值(例如等于参考电压VDD)而被提升。一旦当扫描输入端SCI上的电压被拉高至可以被输出缓冲器230判断为逻辑高电平时，输出缓冲器230的输出端所产生的输出信号TPT会转态为逻辑低电平，并解除上拉闩锁器220的闩锁状态。附带一提的，逻辑低电平的输出信号TPT被传送至上拉闩锁器210后，上拉闩锁器210则更快速的提升扫描输入端SCI上的电压至等于参考电压VDD。
[0046]相对的，若在第三时间周期中，按键SW是被松开(release)状态时,扫描输入端SCI上的电压维持在等于参考接地电压GND，而输出缓冲器230产生的输出信号TPT维持等于逻辑高电平而不改变。
[0047]由上述说明可以得知，在第三时间周期中，通过输出信号的电压电平，就可以有效的得知按键SW的键盘扫描结果。
[0048]以下请参照图3，图3绘示本发明另一实施例的键盘扫描电路300的电路图。键盘扫描电路300通过扫描输入端SCI耦接至按键SW。按键SW未耦接键盘扫描电路300的端点则耦接至扫描输出端SC0，且扫描输入端SC1、按键SW以及扫描输出端SCO间的传输导线提供电阻Rw。键盘扫描电路300包括上拉闩锁器310、下拉闩锁器320以及输出缓冲器330。在本实施例中，上拉闩锁器310包括晶体管MP以及上拉电阻Rup所构成的上拉电路以及逻辑运算器311。晶体管MP的第一端接收参考电压VDD，其控制端接收初始信号INI，而晶体管MP的第二端耦接至上拉电阻Rup的第一端，晶体管MP为P型晶体管。上拉电阻Rup的第二端则耦接至扫描输入端SCI。逻辑运算器311为与门AND1，与门ANDl的两个输入端分别接收输出信号TPT以及上拉控制信号101，与门ANDl的输出端则产生初始信号INI。
[0049]下拉闩锁器320则包括晶体管丽1、丽2以及电阻RDN。晶体管丽I的第一端耦接扫描输入端SCI，其控制端(栅极)接收下拉控制信号102，其第二端接收参考接地电压GND。电阻RDN的第一端则耦接至扫描输入端SCI，电阻RDN的第二端耦接至晶体管MN2的第一端，晶体管丽2的控制端(栅极)接收输出信号TPT，晶体管丽2的第二端接收参考接地电压GND。在本实施例中，晶体管丽I及丽2为N型晶体管。
[0050]在整体作动方面，请同时参照图4A及4B，图4A及图4B分别绘示键盘扫描电路300在按键为不同状态下的波形图。在第一时间周期Tl中，与门ANDl接收到等于逻辑低电平的上拉控制信号101，并对应产生逻辑低电平的初始信号INI。晶体管MP的控制端(栅极)依据所接收到的逻辑低电平的初始信号INI而导通，并传送参考电压VDD至扫描输入端SCI上以拉高扫描输入端SCI上的电压。当输出缓冲器330判断出扫描输入端SCI上的电压电平被拉高至逻辑高电平状态时，输出缓冲器330产生逻辑低电平的输出信号TPT。此时，上拉控制信号IOl可以被变更为逻辑高电平，而与门ANDl则依据逻辑低电平的输出信号TPT来产生初始信号INI以使晶体管MP持续被导通，并藉以闩锁住扫描输入端SCI上的电压。
[0051]在第二时间周期T2中，晶体管MN2接收等于逻辑高电平的下拉控制信号102并据以导通。参考接地电压GND通过导通的晶体管MN2下拉扫描输入端SCI上的电压。当扫描输入端SCI上的电压的下降至输出缓冲器330判断出其输入端所接收的电压呈现逻辑低电平状态时，输出缓冲器330使其所产生的输出信号TPT转态为逻辑高电平。在此同时，逻辑高电平的输出信号TPT传送至栅极AND1，并传送栅极ANDl所产生的逻辑高电平的初始信号INI (此时上拉控制信号IOl为逻辑高电平)至晶体管MP，进以藉此切断扫描输入端SCI与参考电压VDD的连接路径。
[0052]另外，此时逻辑高电平的输出信号TPT亦会被传送至晶体管丽2的控制端并使晶体管MN2导通，并提供扫描输入端SCI与参考接地电压GND间另一个导通路径。在晶体管MN2稳定导通后，下拉控制信号102变更为逻辑低电平，并断开通过晶体管MNl所产生的扫描输入端SCI与参考接地电压GND间的连接路径。此时，键盘扫描电路300通过晶体管MN2和电阻RDN所构成的扫描输入端SCI与参考接地电压GND间的连接路径来维持扫描输入端SCI上的电压被闩锁在等于参考接地电压GND的电压电平。
[0053]在完成第二时间周期T2中所执行的下拉动作后的第三时间周期T3中，扫描输出端SCO被传送逻辑高电平的扫描信号。在图4A中，当按键SW是松开的状态时，扫描输出端SCO上的逻辑高电平的扫描信号并不会被传送至扫描输入端SCI上，而使输出信号TPT产生变化。因此，当在第三时间周期T3中判断出输出信号TPT稳定的维持等于逻辑高电平就可以得知按键SW是处于未被按压的状态。
[0054]相对的，在图4B中，当按键SW是被按压的状态时，扫描输出端SCO上的逻辑高电平(例如等于参考电压VDD)的扫描信号会通过按键SW被传送至扫描输入端SCI上。而扫描输入端SCI上的电压则依据扫描输出端SCO上的逻辑高电平的电压被拉升。在此,扫描输入端SCI上的电压会朝向等于参考电压VDD依据电阻Rw与下拉电阻RDN比值所产生的分压的电压值的趋势来拉升，并在当输出缓冲器330判定扫描输入端SCI上的电压为逻辑高电平时，输出缓冲器330对应产生逻辑低电平的输出信号TPT。也就是说，当在第三时间周期T3中判断出输出信号TPT稳定的维持等于逻辑低电平就可以得知按键SW是处于被按压的状态。
[0055]附带一提的，为确保扫描输入端SCI上的电压依据扫描输出端SCO上的逻辑高电平的电压而进行拉升时，扫描输入端SCI上的电压可以有效的被拉升至高于输出缓冲器330判定逻辑高电平转态点，下拉电阻RDN可以选用相对于电阻Rw有较大电阻值的电阻来建构。举例来说，下拉电阻RDN的电阻值可以是几百万欧姆至几千万欧姆的等级。
[0056]以下请参照图5，图5绘示本发明实施例的键盘装置500的示意图。键盘装置500为银浆或碳膜键盘，包括多个按键SWfSWN以及多个键盘扫描电路51(T5N0。按键SWfSWN的一端分别耦接至扫描输出端SCOf SC0N，按键SWfSWN未耦接扫描输出端SC01?SCON的端点则分别耦接至键盘扫描电路51(T5N0的扫描输入端SCIf SCIN，电阻RwfRwN则分别为扫描输出端SCOfSCON与扫描输入端SCIfSCIN间的连线的电阻。其中，键盘扫描电路51(T5N0中的电路架构和动作方式与前述图3实施例的键盘扫描电路300相同，在此不多赘述。
[0057]综上所述，本发明通过上拉闩锁器以及下拉闩锁器依序对键盘扫描电路进行初始化动作，并利用输出缓冲器来依据对应按键被按压状态而改变的扫描输入端上的电压来产生输出信号。并且，通过上拉闩锁器或下拉闩锁器来使扫描输入端上的电压可以达到全摆幅。如此一来，依据输出信号的电压，可以有效检测出键盘扫描电路对应的按键的被按压状态，不致有误判断的状态发生。
[0058]虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属【技术领域】中技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附的申请专利权利要求范围所界定者为准。
【权利要求】
1.一种键盘扫描电路，通过一扫描输入端稱接至一按键，包括:一上拉闩锁器，耦接至该扫描输入端，于一第一时间周期依据一上拉控制信号及/或一输出信号拉升并R锁该扫描输入端上的电压为一参考电压；一下拉円锁器，稱接至该扫描输入端，于一第二时间周期依据一下拉控制信号及/或该输出信号拉低并R锁该扫描输入端上的电压为一参考接地电压；以及一输出缓冲器，耦接该扫描输入端、该上拉闩锁器以及该下拉闩锁器，该输出缓冲器依据该扫描输入端上的电压来产生一输出信号。
2.如权利要求1所述的键盘扫描电路，其中该键盘扫描电路在一第三时间周期依据该输出信号来获得该按键的一键盘扫描结果。
3.如权利要求2所述的键盘扫描电路，其中该第一时间周期早于该第二时间周期，且该第二时间周期早于该第三时间周期。
4.如权利要求1所述的键盘扫描电路，其中该上拉闩锁器包括:一上拉电路，耦接在该扫描输入端以及该参考电压间，依据一初始信号导通该参考电压与该扫描输入端间的耦接路径；以及一逻辑运算器，耦接该输出缓冲器以及该上拉电路，依据该上拉控制信号与该输出信号的至少其中之一来在该第一时间周期产生该初始信号。
5.如权利要求4所述的键盘扫描电路，其中该上拉电路包括:一第一晶体管，具有第一端、第二端以及控制端，其第一端接收该参考电压，其控制端接收该初始信号；以及`一上拉电阻，其第一端耦接该第一晶体管的第二端，其第二端耦接该扫描输入端。
6.如权利要求4所述的键盘扫描电路，其中该逻辑运算器为一与门，该与门的输出端产生该初始信号，该与门的输入端分别接收该输出信号以及该上拉控制信号。
7.如权利要求1所述的键盘扫描电路，其中该下拉闩锁器包括:一第一晶体管，具有第一端、第二端以及控制端，其第一端耦接该扫描输入端，其控制端接收该下拉控制信号，其第二端接收该参考接地电压；以及一下拉电阻，其第一端耦接至该扫描输入端；以及一第二晶体管，具有第一端、第二端以及控制端，其第一端耦接该下拉电阻的第二端，其控制端接收该输出信号，其第二端接收该参考接地电压。
8.如权利要求1所述的键盘扫描电路，其中该输出缓冲器为一反向器，该反向器的输入端I禹接至该扫描输入端，该反向器的输出端产生该输出信号。
9.一种键盘装置，包括:多个按键，该多个按键的第一端耦接至至少一扫描输出端；以及多个键盘扫描电路，各该键盘扫描电路的一扫描输入端耦接至相对应的各该按键的第二端，各该键盘扫描电路包括:一上拉闩锁器，耦接至该扫描输入端，于一第一时间周期依据一上拉控制信号及/或一输出信号拉升并R锁该扫描输入端上的电压为该参考电压；一下拉円锁器，稱接至该扫描输入端，于一第二时间周期依据一下拉控制信号及/或该输出信号拉低并闩锁该扫描输入端上的电压为该参考接地电压；以及一输出缓冲器，耦接该扫描输入端、该上拉闩锁器以及该下拉闩锁器，该输出缓冲器依据该扫描输入端上的电压来产生一输出信号。
10.如权利要求9所述的键盘装置，其中各该键盘扫描电路在一第三时间周期依据该输出信号来获得该按键的一键盘扫描结果。
11.如权利要求10所述的键盘装置，其中该第一时间周期早于该第二时间周期，且该第二时间周期早于该第三时间周期。
12.如权利要求9所述的键盘装置，其中该上拉闩锁器包括:一上拉电路，耦接在该扫描输入端以及该参考电压间，依据一初始信号导通该参考电压与该扫描输入端间的耦接路径；以及一逻辑运算器，耦接该输出缓冲器以及该上拉电路，依据该上拉控制信号与该输出信号的至少其中之一来在该第一时间周期产生该初始信号。
13.如权利要求12所述的键盘装置，其中该上拉电路包括:一第一晶体管，具有第一端、第二端以及控制端，其第一端接收该参考电压，其控制端接收该初始信号；以及一上拉电阻，其第一端耦接该第一晶体管的第二端，其第二端耦接该扫描输入端。
14.如权利要求12所述的键盘装置，其中该逻辑运算器为一与门，该与门的输出端产生该初始信号，该与门的输入端分别接收该输出信号以及该上拉控制信号。
15.如权利要求9所述的键盘装置，其中该下拉闩锁器包括:一第一晶体管，具有第一端、第二端以及控制端，其第一端耦接该扫描输入端，其控制端接收该下拉控制信号，其第 二端接收该参考接地电压；以及一下拉电阻，其第一端耦接至该扫描输入端；以及一第二晶体管，具有第一端、第二端以及控制端，其第一端耦接该下拉电阻的第二端，其控制端接收该输出信号，其第二端接收该参考接地电压。
16.如权利要求9所述的键盘装置，其中该输出缓冲器为一反向器，该反向器的输入端耦接至该扫描输入端，该反向器的输出端产生该输出信号。
【文档编号】G06F3/02GK103490786SQ201210200604
【公开日】2014年1月1日 申请日期:2012年6月18日 优先权日:2012年6月11日
【发明者】马伯文, 胡闵雄 申请人:盛群半导体股份有限公司