专利名称：基于Nand Flash多版本程序的FPGA加载技术的制作方法
技术领域：
本发明涉及一种Nand Flash多版本程序的FPGA加载技术。其采用了基于大容量Nand Flash与TCP/IP网络的技术，实现了 FPGA线卡根据槽位号自动选择实现特定功能。这样FPGA线卡更具由通用性、灵活性，可维护性。
二
背景技术：
随着集成电路、计算机技术和软件技术的飞速发展，雷达信号处理发展趋于数字化、软件化、智能化。雷达信号数据处理系统平台呈现出双重发展趋势(I)以天线 系统为主的室外单元，其中信号数据处理功能为信号预处理，趋于分布式；(2)以综合信号数据处理为主的室内单元，通常称之为信号主处理，趋于综合集成化。而随着数字相控阵雷达的发展，这两种趋势日益明显。并且加速了雷达信号处理卡的高集成性、通用性、可维护性发展。目前，基于VPX架构的通用FPGA线卡组成通用信号处理机广泛应用于雷达信号处理。以往FPGA程序的调试及加载，均采用各FPGA厂商推出的专用下载器或者小容量的PR0M，采用下载器不但价格昂贵，而且对使用环境要求高，在带电在线调试过程中极易损坏。载程序时需要在本地将下载电缆的一端直接与FPGA相连接，另一端通过USB接口与PC连接，一旦产品包装好后，再修改或升级FPGA程序，其加载过程变得极为麻烦，需要拆卸包装外壳后连接下载器，才能实现程序的更新。此过程极其耗时且效率低下，尤其是在新体制相控阵雷达的研制调试阶段。采用PROM加载FPGA线卡方式，由于只存在单一程序，一旦加载后，只能实现一个特定功能，这样只能插入VPX通用信号处理机的特定槽位。由此可见，这种线卡组成的处理机不符合雷达通用性发展趋势。本发明的特点在于利用大容量Nand Flash与TCP/IP技术实现了 FPGA线卡自动根据槽位实现特定功能，实现了 FPGA线卡的灵活性、通用性、可维护性。
三
发明内容
本发明的目的在于采用大容量Nand Flash与TCP/IP技术实现了 FPGA线卡能根据槽位实现期望实现的功能。这样FPGA线卡具有很好的灵活性，通用性，可维护性。本发明是以日益发展大容量Nand Flash和TCP/IP网络技术为基础。计算机通过网线，以TCP/IP协议，将FPGA的多版本程序发送给FPGA线卡的微处理器ARM，ARM根据数据包中的IP地址来判断是否为送给本机的数据，如果IP地址符合，则接收数据包，然后ARM将这些多个版本程序写入到大容量的Nand Flash中，当多个版本程序发送完成后，ARM芯片开始根据FPGA线卡所在的槽位号选择相应版本的程序主动加载FPGA。每次加电后，线卡的微处理器ARM根据槽位号选择相应的程序加载FPGA，以此来实现FPGA线卡的通用性。本发明的特征在于，使用了大容量Nand Flash与成熟的TCP/IP网络协议，保证了多个版本程序储存与数据可靠地传输；以大容量Nand Flash为基础储存个版本程序，微处理器根据槽位号选择程序加载，实现了线卡的通用性；以服务器的方式工作，实现了通过交换机可完成同时对多个FPGA线卡的程序更新，;使用了被动加载方式，确保了不会因为程序数据错误造成的FPGA无法从ROM中读取数据，提高了实际工作的可靠性。本发明有效解决了 FPGA线卡的灵活性，通用性、可维护性的问题。实现了雷达信号处理卡通用性，推动了基于VPX架构的信号处理机在雷达领域的广泛使用。本发明与现有技术相比，其显著优点为(I)无需使用FPGA专用下载电缆，节约硬件研发成本；⑵采用优化的加载算法，实现数据的高效、快速、正确加载；⑶使用成熟的TCP/IP网络协议，保证了数据传输的可靠性；(4)可以实现任何时间、任何地点，对信号处理卡的FPGA程序的更新；(5)存储多个版本程序，根据槽位实现特定功能，实现了信号处理卡的通用性。下面结合附图对本发明作进一步详细描述。 四
图I是本技术发明的硬件实现框图；图2是本技术发明的多版本程序写入Flash流程图；图3是本技术发明的微处理器加载FPGA流程图。
五
具体实施例方式本发明具体从以下几个方面进行实施I)FPGA线卡上的微处理器ARM运行在y COS-II实施操作系统，将ARM的网络端设置为服务器端，这样，能有效避免网络通信中的无响应情况，降低计算机的连接要求，简化计算机程序的设计。2)采用TCP/IP网络协议，计算机通过网络将多个FPGA配置文件发送发送给微处理器。微处理器根据网络数据包的IP地址判断该数据包是否发送给自己。如果是发送给自己，则接收该数据包。如果不是，则丢弃该数据包。由于采用了 TCP/IP协议，其保证了计算机与线卡上的ARM间网络传输数据的高可靠性。3)微处理器ARM接收到FPGA的配置文件后，擦除Nand Flash中相应Page中内容,之后微处理器将所接收的FPGA配置文件写入到Nand Flahs中。4)配置文件写入完成后或者线卡加电后，微处理器ARM读出FPGA线卡自身所处在通用信号处理平台的槽位号。根据槽位号与FPGA程序对应表，微处理器ARM从Nand Flash中读取出相应的FPGA配置文件。5)微处理器ARM将FPGA的PR0G_B管脚拉低，启动配置过程。当PR0G_B拉低，FPGA开始清除自身内部RAM，在这过程中FPGA把INIT_B引脚配低。当RAM清除完成之后，INIT_B引脚变高。微处理器ARM监测INIT_B管脚，当该引脚变为高电平后，微处理器将所要配置的程序文件送至FPGA的DIN管脚，同时送至相应的时钟CCLK至FPGA。在这过程中，微处理器监测FPGA的DONE管脚，如果DONE管脚为高电平，则说明FPGA加载成功。如果DONE为低电平，则重复步骤4)、5)。直至FPGA加载成功。该方法使用TCP/IP网络技术实现了 FPGA程序的远程更新，使用大容量NandFlash技术存储多个版本FPGA程序，根据槽位号自动选择程序加载，实现了 FPGA线卡的通用性。
权利要求
1.基于NandFlash多版本程序的FPGA加载实现方法技术，其特征在于微处理器ARM自动根据线卡的槽位号从Nand Flahs中读取相应的配置文件进行FPGA加载首先微处理器通过TCP/IP接收主机发送的配置文件，并将这些配置文件写入到Nand Flash中，微处理器根据FPGA线卡所处的槽位号从Nand Flash中读取相应的配置文件来加载FPGA。
2.一种实现权利要求I所述的基于Nand Flash多版本程序的FPGA加载实现方法技术，其特征在于为确保网络传输中数据的可靠性，采用了 TCP/IP网络传输协议，当接收到的数据帧有错时，协议层能自动重发错误帧，保证了加载程序经远距离传输的正确性，并且实现了配置文件的远程更新。
3.一种实现权利要求I所述的基于Nand Flash多版本程序的FPGA加载实现方法技术，其特征在于采用ARM控制Nand Flash的擦除，读、写操作的技术，实现了多个版本的FPGA配置文件的存储。
4.一种实现权利要求I所述的基于Nand Flash多版本程序的FPGA加载实现方法技术，其特征在于ARM能根据槽位号自动读取相应的配置文件加载FPGA，实现了 FPGA线卡的灵活性，通用性，易维护性。
全文摘要
本发明涉及一种基于Nand Flash多版本程序的FPGA加载技术实现的方法。该方法主要应用于采用FPGA芯片的信号处理架构平台，通用FPGA线卡上的微处理器ARM在加电后智能选择相应版本程序加载FPGA，为此FPGA线卡实现了特定功能。其实现的过程是ARM通过网络接收多个版本的FPGA程序并将其写入Nand Flash中；线卡加电后，ARM根据线卡所在的槽位号从Nand Flash中读取出相应程序来加载FPGA；加载成功后，特定槽位的FPGA线卡实现了特定功能，这样通用信号处理架构下所有FPGA线卡协同工作来实现系统功能。在通用信号处理架构平台下，此方法使得FPGA线卡更具通用性、灵活性，可维护性。
文档编号G06F9/445GK102750175SQ201210243020
公开日2012年10月24日 申请日期2012年7月10日 优先权日2012年7月10日
发明者刘剑, 翟刚毅 申请人:中国船舶重工集团公司第七二四研究所