一种可重构状态机的实现方法及装置制造方法
【专利摘要】本发明提供了一种可重构状态机的实现方法及装置，所述方法包括：中央处理单元通过第一双口RAM的写地址线和写数据线对存储于所述第一双口RAM中的状态转移表进行重构；中央处理单元通过第二双口RAM的写地址线和写数据线对存储于所述第二双口RAM中的信号输出编码表进行重构。本发明通过中央处理器对双口RAM存储状态机的状态转移表和信号输出编码表进行重构，实现状态机的可重构，不仅可以实现Moore型状态机，也可以实现Mealy型状态机，实现结构简单，成本较低，在可编程逻辑器件中可以有效地、动态地重构复杂状态机，易维护，灵活地满足实际设计的需要。
【专利说明】一种可重构状态机的实现方法及装置
【技术领域】
[0001]本发明涉及数字信号控制领域，尤其涉及一种可重构状态机的实现方法及装置。【背景技术】
[0002]大部分数字系统都包括控制单元和数据单元，控制单元通常由状态机组成，控制单元接收外部信号以及数据单元产生的状态信息，产生控制信号，是实现数字系统可靠、有效控制的重要途径。
[0003]有限状态机(Finite State Machine, FSM)，又称有限状态自动机，简称状态机，是表示有限个状态以及在这些状态之间转移和动作等行为的数学模型，在数字可编程逻辑器件的设计中，有限状态机是由寄存器组和组合逻辑构成的硬件时序电路，其状态在时钟跳变沿时刻从一个状态转向另一个状态，下一个状态不但可以取决于各个输入值，还可以取决于当前状态，这里，所述状态是指由寄存器组的I和O的组合状态构成的有限个状态，通常用二进制数编码表示；同时，状态机可产生在时钟跳变沿时刻进行开关的复杂控制逻辑，是数据逻辑的控制核心。进一步地，根据状态机的输出是否与输入有关，可将状态机分为两大类:Moore型状态机和Mealy型状态机。Moore型状态机的输出仅与当前状态有关；Mealy型状态机的输出不仅与当前状态有关，而且和输入值也有关。
[0004]按传统方法设计的状态机是一种定制状态的寄存器，寄存器是固定的，不具备可重构功能，通常只能满足一组控制单元的需求，如果需要实现多组控制单元，就需要设计多个状态机来满足，通常的方法是编译新的可编程逻辑版本，通过中央处理器或者单片机重新加载版本进行状态机的切换，可编程逻辑的加载和配置进入存储器需要较长的时间，不能及时工作，因此，状态机不能动态地、快速地进行重构，造成使用上的不便。
【发明内容】
[0005]有鉴于此，本发明的主要目的在于提供一种可重构状态机的实现方法及装置，能够根据需要实现状态机的重构，降低实现成本。
[0006]为达到上述目的，本发明的技术方案是这样实现的:
[0007]一种可重构状态机的实现方法，所述方法包括:
[0008]中央处理单元通过第一双口随机存储器RAM的写地址线和写数据线对存储于所述第一双口 RAM中的状态转移表进行重构；
[0009]中央处理单元通过第二双口 RAM的写地址线和写数据线对存储于所述第二双口RAM中的信号输出编码表进行重构。
[0010]所述中央处理单元通过第一双口 RAM的写地址线和写数据线对存储于所述第一双口 RAM中的状态转移表进行重构为:
[0011]中央处理单元通过第一双口 RAM的写地址线和写数据线，以状态机的状态转移条件作为地址进行寻址，将对应的状态机的下一个状态作为数据写入存储于所述第一双口RAM中的状态转移表中。[0012]述中央处理单元通过第二双口 RAM的写地址线和写数据线对存储于所述第二双口 RAM中的信号输出编码表进行重构为:
[0013]中央处理单元通过第二双口 RAM的写地址线和写数据线，以输出变换条件作为地址进行寻址，将对应的控制信号作为数据写入存储于所述第二双口 RAM中的信号输出编码表中。
[0014]所述方法还包括:
[0015]地址计算单元根据第一双口 RAM输出的状态机的当前状态和接收到的外部输入信号计算得到第一读地址和第二读地址；
[0016]所述第一双口 RAM根据所述第一读地址读取所述状态转移表，进行状态转移，所述第二双口 RAM根据所述第二读地址读取信号输出编码表，输出控制信号。
[0017]所述地址计算单元根据第一双口 RAM输出的状态机的当前状态和接收到的外部输入信号计算得到第一读地址和第二读地址为:
[0018]地址计算单元对接收到的当前状态进行左移位处理，将移位后的当前状态和所述外部输入信号相加，得到第一读地址，其中，所述第一读地址的高位表示状态机的当前状态，所述第一读地址的低位表示状态机当前的输入条件；或对所述外部输入信号进行左移位处理，将所述当前状态和移位后的外部输入信号相加，得到第一读地址，其中，所述第一读地址的高位表示状态机当前的输入条件，所述第一读地址的低位表示状态机的当前状态；
[0019]当状态机的状态转移只与状态机的当前状态相关时，将当前状态作为第二读地址进行输出，否则，将所述第一读地址作为第二读地址进行输出。
[0020]当地址计算单元将所述第一读地址作为第二读地址进行输出时，所述方法还包括:
[0021]将所述第二双口 RAM存储的信号输出编码表和所述第一双口 RAM存储的状态转移表进行合并，得到状态转移及信号输出编码表，并存储于所述第一双口 RAM或第二双口RAM;其中，所述状态转移及信号输出编码表中存储数据的高位或低位表示状态机的下一个状态输出，所述存储数据的低位或高位表示输出的控制信号。
[0022]所述第一双口 RAM根据所述第一读地址读取所述状态转移表，进行状态转移为:
[0023]所述第一双口 RAM根据所述第一读地址，读取所述第一读地址对应的存储内容，作为所述状态机的当前状态进行输出；其中，所述第一读地址的高位或低位表示状态机状态转移前的当前状态，所述第一读地址的低位或高位表示状态机的当前外部输入条件。
[0024]所述第二双口 RAM根据所述第二读地址读取信号输出编码表，输出控制信号为:
[0025]所述第二双口 RAM根据所述第二读地址，读取所述第二读地址对应的存储内容，并将所述存储内容作为控制信号进行输出；其中，所述第二读地址的高位或低位表示状态机状态转移前的当前状态，所述第二读地址的低位或高位表示状态机的当前输入条件。
[0026]所述中央处理单元为中央处理器CPU或单片机。
[0027]一种可重构状态机的实现装置，所述装置包括:中央处理单元、第一双口 RAM和第二双口 RAM ;其中，
[0028]所述中央处理单元，用于通过所述第一双口 RAM的写地址线和写数据线对存储于所述第一双口 RAM中的状态转移表进行重构；还用于通过第二双口 RAM的写地址线和写数据线对存储于所述第二双口 RAM中的信号输出编码表进行重构。
[0029]所述中央处理单元，具体用于通过第一双口 RAM的写地址线和写数据线，以状态机的状态转移条件作为地址进行寻址，将对应的状态机的下一个状态作为数据写入存储于所述第一双口 RAM中的状态转移表中。
[0030]所述中央处理单元，具体用于通过第二双口 RAM的写地址线和写数据线，以输出变换条件作为地址进行寻址，将对应的控制信号作为数据写入存储于所述第二双口 RAM中的信号输出编码表中。
[0031]所述装置还包括:地址计算单元；其中，
[0032]所述地址计算单元，用于根据第一双口 RAM输出的状态机的当前状态和接收到的外部输入信号计算得到第一读地址和第二读地址；
[0033]所述第一双口 RAM，用于根据所述第一读地址读取所述状态转移表，进行状态转移；
[0034]所述第二双口 RAM，用于根据所述第二读地址读取信号输出编码表，输出控制信号。
[0035]所述地址计算单元，包括移位器、加法器和选择器；其中，
[0036]所述移位器，用于对接收到的当前状态或外部输入信号进行移位处理；
[0037]所述加法器，用于将移位后的当前状态和所述外部输入信号相加，得到第一读地址；或者将当前状态和移位后的外部输入信号相加，得到第一读地址；
[0038]所述选择器，用于当状态机的状态转移只与状态机的当前状态相关时，将当前状态作为第二读地址进行输出，否则，将所述第一读地址作为第二读地址进行输出。
[0039]所述第一双口 RAM，具体用于根据所述第一读地址，读取所述第一读地址对应的存储内容，作为所述状态机的当前状态进行输出；其中，所述第一读地址的高位或低位表示状态机状态转移前的当前状态，所述第一读地址的低位或高位表示状态机当前的输入条件。
[0040]所述第二双口 RAM，具体用于根据所述第二读地址，读取所述第二读地址对应的存储内容，并将所述存储内容作为控制信号进行输出；其中，所述第二读地址的高位或低位表示状态机状态转移前的当前状态，所述第二读地址的低位或高位表示状态机当前的输入条件。
[0041]所述中央处理单元为中央处理器CPU或单片机。
[0042]本发明通过中央处理器对双口 RAM存储状态机的状态转移表和信号输出编码表进行重构，实现状态机的可重构，不仅可以实现Moore型状态机，也可以实现Mealy型状态机，实现结构简单，成本较低，在可编程逻辑器件中可以有效地、动态地重构复杂状态机，易维护，灵活地满足实际设计的需要。
【专利附图】
【附图说明】
[0043]图1为本发明可重构状态机的实现方法的流程示意图；
[0044]图2为本发明可重构状态机的实现方法实施例的具体流程示意图；
[0045]图3为本发明可重构状态机的实现装置的结构示意图；
[0046]图4为图3所示实现装置的地址计算单元的结构细化示意图；
[0047]图5为本发明可重构状态机的实现方法实施例一中Mealy型状态机的状态转移示意图；
[0048]图6为本发明可重构状态机的实现方法实施例二中Moore型状态机的状态转移示意图。
【具体实施方式】
[0049]双口随机存储器(Random Access Memory,RAM)具有两套完全独立的数据线、地址线和读写控制线，其最大的特点是存储数据共享，适用于实时的数据缓存。
[0050]本发明的基本思想为:中央处理单元通过第一双口 RAM的写地址线和写数据线对存储于所述第一双口 RAM中的状态转移表进行重构；中央处理单元通过第二双口 RAM的写地址线和写数据线对存储于所述第二双口 RAM中的信号输出编码表进行重构。 [0051]为使本发明的目的、技术方案和优点更加清楚明白，以下举实施例并参照附图，对本发明进一步详细说明。
[0052]图1示出了本发明数据同步的方法实现流程示意，如图1所示，所述方法包括下述步骤:
[0053]步骤101，中央处理单元通过第一双口随机存储器RAM的写地址线和写数据线对存储于所述第一双口 RAM中的状态转移表进行重构；
[0054]这里，所述状态转移表包括双口 RAM地址和存储内容两个表项，其中，所述双口RAM地址中的高位(或低位)表示所述状态机状态转移前的当前状态；所述双口 RAM地址中的低位(或高位)表示状态机当前的外部输入条件；所述存储内容表示所述状态机状态转移的下一个状态。当所述状态机含有最多的状态数量为N，最多的输入信号数量为X时，则该状态转移表的深度为2X+M，存储内容的数据位宽为M，其中，所述M的取值大于等于Log2N。
[0055]另外，当状态机的状态数量小于。^'时，不可避免地会出现剩余状态。而当该剩余状态没有进行合理的处理时，状态机可能进入不可预测的状态，后果是状态机对外界出现短暂失控或者始终无法摆脱剩余状态而失去正常功能。因此，通常将剩余状态所在的地址空间设置为:所述地址空间的值一般可指向状态机的初始态，使状态机在出错时仍然能回到初始状态；而且应当理解，当状态机的输入信号的有效位数小于预留的输入信号位数X时，在状态表中会产生冗余的地址空间，但这些地址空间的值是明确的，因为这些多余位数的值是O还是I将不会应该影响状态机的状态转移结果。
[0056]具体地，中央处理单元通过第一双口 RAM的写地址线和写数据线，以状态机的状态转移条件作为地址进行寻址，将对应的状态机的下一个状态作为数据写入存储于所述第一双口 RAM中的状态转移表中；这里，所述状态转移条件包括所述状态机的当前状态和当前的外部输入条件，根据状态转移条件对所述状态转移表的双口 RAM地址表项进行寻址；将对应的所述状态机的下一个状态写入所述状态转移表的存储内容表项。这段有点问题，双口 RAM存储的数据是写入的，但是地址不是，地址是本身固有的，如果你选择了固定的地址，只要对相应的地址的内容进行写操作即可。修改如下:
[0057]步骤102，中央处理单元通过第二双口 RAM的写地址线和写数据线对存储于所述第二双口 RAM中的信号输出编码表进行重构；
[0058]这里，所述信号输出编码表包括双口 RAM地址和存储内容两个表项，其中，所述双口 RAM地址中的高位(或低位)表示所述状态机状态转移前的当前状态；所述双口 RAM地址中的低位(或高位)表示状态机当前的输入条件；所述存储内容表示所述状态机输出的控制信号。当所述状态机输出的控制信号包含最多的数量为K时，所述信号输出编码表的深度为2X+M，存储内容的数据位宽为K。
[0059]具体地，中央处理单元通过第二双口 RAM的写地址线和写数据线分别将输出变换条件和控制信号写入存储于所述第二双口 RAM中的信号输出编码表中；这里，所述输出变换条件包括所述状态机的当前状态和当前的外部输入条件，以输出变换条件作为地址对所述信号输出编码表的双口 RAM地址表项进行寻址，将对应的所述控制信号作为数据写入所述信号输出编码表的存储内容表项。
[0060]进一步地，如图2所示，所述方法不仅可以包括如上所述的步骤101-102，还可以包括下述步骤:
[0061]步骤103，地址计算单元根据第一双口 RAM输出的状态机的当前状态和接收到的外部输入信号计算得到第一读地址和第二读地址；
[0062]这里，地址计算单元对接收到的当前状态进行左移位处理，将移位后的当前状态和所述输入信号相加，得到第一读地址；这里，所述移位处理具体是将用二进制表示的当前状态左移X位，这里，所述X为接收到的输入信号个数，此时，所述第一读地址的高位表示状态机的当前状态，所述第一读地址的低位表示状态机当前的输入条件；应当理解，所述地址计算单元还可以对所述外部输入信号进行左移位处理，将所述当前状态和移位后的外部输入信号相加，得到第一读地址，这里，所述移位处理具体是将用二进制表示的输入信号左移M位，这里，所述M为存储内容的数据位宽，所述第一读地址的高位表示状态机当前的输入条件，所述第一读地址的低位表示状态机的当前状态；
[0063]当状态机的状态转移只与状态机的当前状态相关时，即所述状态机都是Moore型状态机时，将当前状态作为第二读地址进行输出；否则，即所述状态机包含Mealy型状态机，将所述第一读地址作为第二读地址进行输出。
[0064]进一步地，当所述地址计算单元将所述第一读地址作为第二读地址进行输出时，即当所述状态机包含Mealy型状态机时，还可以将所述第二双口 RAM存储的信号输出编码表和所述第一双口 RAM存储的状态转移表进行合并，得到状态转移及信号输出编码表，并存储于所述第一双口 RAM或第二双口 RAM ;其中，所述状态转移及信号输出编码表的深度为2X+M，存储内容的数据位宽为(K+M),所述存储内容的高位(或低位)表示状态机的下一个状态输出，所述存储数据的低位(或高位)表示输出的控制信号。
[0065]步骤104，所述第一双口 RAM根据所述第一读地址读取所述状态转移表，进行状态转移，所述第二双口 RAM根据所述第二读地址读取信号输出编码表，输出控制信号；
[0066]具体地，所述第一双口 RAM根据所述第一读地址，读取所述第一读地址对应的存储内容，作为所述状态机的当前状态进行输出；其中，所述第一读地址的高位(或低位)表示状态机状态转移前的当前状态，所述第一读地址的低位(或高位)表示状态机当前的外部输入条件。
[0067]所述第二双口 RAM根据所述第二读地址，读取所述第二读地址对应的存储内容，并将所述存储内容作为控制信号进行输出；其中，所述第二读地址的高位(或低位)表示状态机状态转移前的当前状态，所述第二读地址的低位(或高位)表示状态机当前的外部输入条件。[0068]另外，应当理解，所述步骤101-102和步骤103-104没有必然的先后顺序。
[0069]图3示出了本发明可重构状态机的实现装置的结构，如图3所示，所述装置包括:中央处理单元31、第一双口 RAM 32和第二双口 RAM 33 ;其中，
[0070]所述中央处理单元31，用于通过所述第一双口 RAM 32的写地址线和写数据线对存储于所述第一双口 RAM 32中的状态转移表进行重构；还用于通过第二双口 RAM 33的写地址线和写数据线对存储于所述第二双口 RAM 33中的信号输出编码表进行重构。这里，所述状态转移表包括双口 RAM地址和存储内容两个表项，其中，所述双口 RAM地址中的高位(或低位)表示所述状态机状态转移前的当前状态；所述双口 RAM地址中的低位(或高位)表示状态机当前的外部输入条件；所述存储内容表示所述状态机状态转移的下一个状态。
[0071]所述信号输出编码表包括双口 RAM地址和存储内容两个表项，其中，所述双口 RAM地址中的高位(或低位)表示所述状态机状态转移前的当前状态；所述双口 RAM地址中的低位(或高位)表示状态机当前的外部输入条件；所述存储内容表示所述状态机输出的控制信号。
[0072]进一步地，所述中央处理单元31，具体用于通过第一双口 RAM 32的写地址线和写数据线，以状态机的状态转移条件作为地址进行寻址，将状态机的下一个状态作为数据写入存储于所述第一双口 RAM 32中的状态转移表中。
[0073]进一步地，所述中央处理单元31，具体用于通过第二双口 RAM 33的写地址线和写数据线，以输出变换条件为地址进行寻址，将控制信号作为数据写入存储于所述第二双口RAM 33中的信号输出编码表中。
[0074]进一步地，所述装置还包括:地址计算单元34 ;其中，
[0075]所述地址计算单元34，用于根据第一双口 RAM 32输出的状态机的当前状态和接收到的外部输入信号计算得到第一读地址和第二读地址；
[0076]所述第一双口 RAM 32，用于根据所述第一读地址读取所述状态转移表，进行状态转移；
[0077]所述第二双口 RAM 33，用于根据所述第二读地址读取信号输出编码表，输出控制信号。
[0078]进一步地，参照图4，所述地址计算单元34包括移位器341、加法器342和选择器343 ;其中，
[0079]所述移位器341，用于对接收到的当前状态或外部输入信号进行移位处理；这里，所述移位处理具体是将用二进制表示的当前状态左移X位，这里，所述X为接收到的输入信号的个数；或者，将用二进制表示的输入信号左移M位，这里，所述M为存储内容的数据位宽；
[0080]所述加法器342，用于将移位后的当前状态和所述外部输入信号相加，得到第一读地址；或者将当前状态和移位后的外部输入信号相加，得到第一读地址；
[0081]所述选择器343，用于当状态机的状态转移只与状态机的当前状态相关时，将当前状态作为第二读地址进行输出，否则，将所述第一读地址作为第二读地址进行输出。
[0082]其中，所述第一双口 RAM 32，具体用于根据所述第一读地址，读取所述第一读地址对应的存储内容，作为所述状态机的当前状态进行输出；其中，所述第一读地址的高位(或低位)表示状态机状态转移前的当前状态，所述第一读地址的低位(或高位)表示状态机当前的输入条件。
[0083]其中，所述第二双口 RAM 33，具体用于根据所述第二读地址，读取所述第二读地址对应的存储内容，并将所述存储内容作为控制信号进行输出；其中，所述第二读地址的高位(或低位)表示状态机状态转移前的当前状态，所述第二读地址的低位(或高位)表示状态机当前的输入条件。
[0084]进一步地，所述中央处理单元具体可以由中央处理器(CPU)或单片机实现。
[0085]下面结合图5和图6分别示出的本发明可重构状态机的实现方法实施例一中Mealy型状态机和实施例二中Moore型状态机的状态转移示意进行进一步说明。
[0086]图5示出了 Mealy型状态机的状态转移，该状态机共包含四个状态:A、B、C和D，外部有二个输入信号Itl和Ip状态A有三个分支:当Itl = O时，状态A保持；当Itl = UI1=O的时，从状态A跳转到状态B ;当10 = K I1 = I时，从状态A跳转到状态C ;状态B的下一个状态为C ;状态C的下一个状态为D ;状态D有2个分支:当Itl = O时，从状态D跳转到状态A ;当Itl = I时，状态D保持。同时，该状态机对应的输入信号、当前状态和输出信号的关系如表一所示:
[0087]
【权利要求】
1.一种可重构状态机的实现方法，其特征在于，所述方法包括: 中央处理单元通过第一双口随机存储器RAM的写地址线和写数据线对存储于所述第一双口 RAM中的状态转移表进行重构； 中央处理单元通过第二双口 RAM的写地址线和写数据线对存储于所述第二双口 RAM中的信号输出编码表进行重构。
2.根据权利要求1所述的方法，其特征在于，所述中央处理单元通过第一双口RAM的写地址线和写数据线对存储于所述第一双口 RAM中的状态转移表进行重构为: 中央处理单元通过第一双口 RAM的写地址线和写数据线，以状态机的状态转移条件作为地址进行寻址，将对应的状态机的下一个状态作为数据写入存储于 所述第一双口 RAM中的状态转移表中。
3.根据权利要求1所述的方法，其特征在于，所述中央处理单元通过第二双口RAM的写地址线和写数据线对存储于所述第二双口 RAM中的信号输出编码表进行重构为: 中央处理单元通过第二双口 RAM的写地址线和写数据线，以输出变换条件作为地址进行寻址，将对应的控制信号作为数据写入存储于所述第二双口 RAM中的信号输出编码表中。
4.根据权利要求1所述的方法，其特征在于，所述方法还包括: 地址计算单元根据第一双口 RAM输出的状态机的当前状态和接收到的外部输入信号计算得到第一读地址和第二读地址； 所述第一双口 RAM根据所述第一读地址读取所述状态转移表，进行状态转移，所述第二双口 RAM根据所述第二读地址读取信号输出编码表，输出控制信号。
5.根据权利要求4所述的方法，其特征在于，所述地址计算单元根据第一双口RAM输出的状态机的当前状态和接收到的外部输入信号计算得到第一读地址和第二读地址为: 地址计算单元对接收到的当前状态进行左移位处理，将移位后的当前状态和所述外部输入信号相加，得到第一读地址，其中，所述第一读地址的高位表示状态机的当前状态，所述第一读地址的低位表示状态机当前的输入条件；或对所述外部输入信号进行左移位处理，将所述当前状态和移位后的外部输入信号相加，得到第一读地址，其中，所述第一读地址的高位表示状态机当前的输入条件，所述第一读地址的低位表示状态机的当前状态； 当状态机的状态转移只与状态机的当前状态相关时，将当前状态作为第二读地址进行输出，否则，将所述第一读地址作为第二读地址进行输出。
6.根据权利要求5所述的方法，其特征在于，当地址计算单元将所述第一读地址作为第二读地址进行输出时，所述方法还包括: 将所述第二双口 RAM存储的信号输出编码表和所述第一双口 RAM存储的状态转移表进行合并，得到状态转移及信号输出编码表，并存储于所述第一双口 RAM或第二双口 RAM ;其中，所述状态转移及信号输出编码表中存储数据的高位或低位表不状态机的下一个状态输出，所述存储数据的低位或高位表示输出的控制信号。
7.根据权利要求4所述的方法，其特征在于，所述第一双口RAM根据所述第一读地址读取所述状态转移表，进行状态转移为: 所述第一双口 RAM根据所述第一读地址，读取所述第一读地址对应的存储内容，作为所述状态机的当前状态进行输出；其中，所述第一读地址的高位或低位表示状态机状态转移前的当前状态，所述第一读地址的低位或高位表示状态机的当前外部输入条件。
8.根据权利要求4所述的方法，其特征在于，所述第二双口RAM根据所述第二读地址读取信号输出编码表，输出控制信号为: 所述第二双口 RAM根据所述第二读地址，读取所述第二读地址对应的存储内容，并将所述存储内容作为控制信号进行输出；其中，所述第二读地址的高位或低位表示状态机状态转移前的当前状态，所述第二读地址的低位或高位表示状态机的当前输入条件。
9.根据权利要求1至8任一项所述的方法，其特征在于，所述中央处理单元为中央处理器CPU或单片机。
10.一种可重构状态机的实现装置，其特征在于，所述装置包括:中央处理单元、第一双口 RAM和第二双口 RAM ;其中， 所述中央处理单元，用于通过所述第一双口 RAM的写地址线和写数据线对存储于所述第一双口 RAM中的状态转移表进行重构；还用于通过第二双口 RAM的写地址线和写数据线对存储于所述第二双口 RAM中的信号输出编码表进行重构。
11.根据权利要求10所述的装置，其特征在于，所述中央处理单元，具体用于通过第一双口 RAM的写地址线和写数据线，以状态机的状态转移条件作为地址进行寻址，将对应的状态机的下一个状态作为数据写入存储于所述第一双口 RAM中的状态转移表中。
12.根据权利要求10所述的装置，其特征在于，所述中央处理单元，具体用于通过第二双口 RAM的写地址线和写数据线，以输出变换条件作为地址进行寻址，将对应的控制信号作为数据写入存储于所述第二双口 RAM中的信号输出编码表中。
13.根据权利要求10所述·的装置，其特征在于，所述装置还包括:地址计算单元；其中， 所述地址计算单元，用于根据第一双口 RAM输出的状态机的当前状态和接收到的外部输入信号计算得到第一读地址和第二读地址； 所述第一双口 RAM，用于根据所述第一读地址读取所述状态转移表，进行状态转移； 所述第二双口 RAM，用于根据所述第二读地址读取信号输出编码表，输出控制信号。
14.根据权利要求13所述的装置，其特征在于，所述地址计算单元，包括移位器、加法器和选择器；其中， 所述移位器，用于对接收到的当前状态或外部输入信号进行移位处理； 所述加法器，用于将移位后的当前状态和所述外部输入信号相加，得到第一读地址；或者将当前状态和移位后的外部输入信号相加，得到第一读地址； 所述选择器，用于当状态机的状态转移只与状态机的当前状态相关时，将当前状态作为第二读地址进行输出，否则，将所述第一读地址作为第二读地址进行输出。
15.根据权利要求13所述的装置，其特征在于，所述第一双口RAM，具体用于根据所述第一读地址，读取所述第一读地址对应的存储内容，作为所述状态机的当前状态进行输出；其中，所述第一读地址的高位或低位表示状态机状态转移前的当前状态，所述第一读地址的低位或高位表示状态机当前的输入条件。
16.根据权利要求13所述的装置，其特征在于，所述第二双口RAM，具体用于根据所述第二读地址，读取所述第二读地址对应的存储内容，并将所述存储内容作为控制信号进行输出；其中，所述第二读地址的高位或低位表示状态机状态转移前的当前状态，所述第二读地址的低位或高位表示状态机当前的输入条件。
17.根据权利要求1 0至16任一项所述的装置，其特征在于，所述中央处理单元为中央处理器CPU或单片机。
【文档编号】G06F15/76GK103544132SQ201210245677
【公开日】2014年1月29日 申请日期:2012年7月16日 优先权日:2012年7月16日
【发明者】周恒箴, 鬲莉, 张永智 申请人:中兴通讯股份有限公司