专利名称：一种基于数据监听的fpga－dsp高速数据交换方法
技术领域：
本发明属于数据交换技术领域，更为具体地讲，涉及一种基于数据监听的FPGA -DSP高速数据交换方法。
背景技术：
随着电子信息技术的不断发展，高速的数据交换已经成为高速测试仪器等急需解决的重要问题。在数据采集系统中，由于采集速度的不断提高，在现有条件下，DSP(DigitalSignal Processor,即数字信号处理器)与 FPGA (Field — Programmable GateArray,即现场可编程门阵列)的数据交换速度已经跟不上采集系统的高速采集。在数据采集系统中，传统的处理显示模块,LCD (Liquid Crystal Display,液晶显示器)是挂在DSP上的，利用DSP的并行外围接口，即PPI接口来驱动IXD。这样做有两个缺点，其一是占用了大量的DSP资源，消耗了大量的时间，降低了整个数据采集系统的实时性；其二是当需要驱动比较大的LCD时，由于需要管理更大容量的显存以及PPI接口单元输出点时钟频率的限制，数据采集系统处理速度降低十分严重，LCD屏幕更新速度也变慢，已经无法满足显示需要。图I是现有改进的数据交换基本原理框图。如图I所示，现有的改进是将IXD挂在FPGA上，DSP将显示数据首先写入存储器中，图 I 中存储器米用 SDRAM(Synchronous Dynamic Random AccessMemory,即同步动态随机存储器);再把存储器中的显示数据导入FPGA的存储器中SRAM KSRAM2 (Static RandomAccess Memory,静态随机存储器)进行显示。FPGA相对于DSP来说是一个异步设备。异步设备的特点是接口简单，但是传输速率低，传输一个显示数据往往需要耗费几个时钟周期。当显示数据量较大时，这种异步传输方式将耗费大量时间。同时，在显示数据传输过程中，所有从高速采集模块过来的采集数据无法存储和处理显示，只有在显示数据传输完毕后方能进行处理，直接导致了整个数据采集系统实时性的下降。
发明内容
本发明的目的在于克服现有技术的不足，提供一种基于数据监听的FPGA — DSP高速数据交换方法，以减少数据交换时间，满足工程应用的实时性要求。为实现以上目的，本发明提供一种基于数据监听的FPGA - DSP高速数据交换方法，其特征在于，包括以下步骤(I)、将DSP连接其SDRAM的控制线，地址线以及数据总线全部接到FPGA的管脚上，以便获取DSP对其SDRAM的操作、地址和数据信息；在FPGA内部设置一个数据监听模块；(2)、数据监听模块实时监测控制线，对控制线的控制信号进行解析来获取DSP对其SDRAM所进行的操作，如果是写操作并且地址在显示数据地址范围内，则在DSP给其SDRAM写数据的同时接收数据到FPGA，然后存入FPGA的显示存储器中，并与高速采集模块过来的采集数据合并，最后FPGA将显示数据、采集数据在LCD上显示出来。本发明的目的是这样实现的本发明基于数据监听的FPGA - DSP高速数据交换方法，采用数据监听模块监控DSP对其SDRAM所进行的操作，如果是写操作并且地址在显示数据地址范围内，即写入的是显示数据，则在DSP给其SDRAM写数据的同时接收数据到FPGA，然后存入FPGA的显示存储器中，并与高速采集模块过来的采集数据合并，最后在LCD上显示出来。与现有技术相比，不需要专门从DSP的SDRAM导出显示数据到FPGA，节省了 FPGA由于导入显示数据所花费的数据交换时间，提高数据采集系统的实时处理显示能力。
图I是现有改进的数据交换基本原理框图；图2是本发明基于数据监听的FPGA — DSP高速数据交换方法的一种具体实施方式
的原理框图；图3是图I所示基于数据监听的FPGA-DSP高速数据交换方法的时序图。
具体实施例方式下面结合附图对本发明的具体实施方式
进行描述，以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许会淡化本发明的主要内容时，这些描述在这里将被忽略。实施例图2是本发明基于数据监听的FPGA — DSP高速数据交换方法的一种具体实施方式
的原理框图。数据监听是指两个设备在进行数据交换时，第三方在不影响其工作的情况下，实时监测数据传输状态，在满足某种状态时，将传输的数据同时存储到第三方的设备的过程。在本实施例中，如图2所示，要实现数据监听，首先将DSP连接其SDRAM的控制线，地址线以及数据总线全部接到FPGA的管脚上，以便获取DSP对其SDRAM的操作、地址和数
据信息。由于FPGA不知道DSP何时对其SDRAM进行操作，也不知道DSP对其SDRAM进行的是什么操作，所以必须对DSP对其SDRAM的控制线进行实时监测。在本实施例中，如图2所示，在FPGA内部设置一个数据监听模块，对控制线的控制信号进行解析来获取DSP对其SDRAM所进行的操作，如果是写操作并且地址在显示数据地址范围内，则在DSP给其SDRAM写数据的同时接收数据到FPGA，然后存入FPGA的显示存储器中，并与高速采集模块过来的采集数据合并，这些工作全部都由数据监听模块来完成。最后在FPGA将显示数据、波形数据在IXD上显示出来。在本实施例中，如图2所示，用ADSP-BF531作DSP处理器,xilinx的spartan-6作为FPGA芯片。SDRAM分配有显示缓冲区，在DSP往其SDRAM显示缓冲区写入数据，即显示数据时，FPGA中的数据监听模块将显示数据接收到FIFO，然后存储到一片SRAMl中，而另外一片SRAM2则负责显示，当一屏数据监听完毕后两片SRAM进行切换，将最新接收的显示数据进行显示。结果表明经过数据监听模块的实时监测接收，使得DSP不需要将写入其SDRAM缓冲区的菜单等数据导入到FPGA中，就可以实时地在LCD上显示菜单等显示数据，大大减少了处理显示的时间。应用在数字示波器的设计中，数据的处理显示部分采用该方法，可以大幅提闻其波形捕获率，该设计明显提闻了系统的实时性。图3是图I所示基于数据监听的FPGA — DSP高速数据交换方法的时序图。
在本实施例中，数据监听模块在FPGA内部通过verilog代码编程来实现。表I是SDRAM的基本操作命令表
命令__CS RAS CAS WE DQM 地址线
命令禁止__HXXXXX_
无操作__LHHHXX_
BANK 激活-__LLHHX Bank/行
读取__L H L H H/L Bank/列
Γ 写入L H L L H/L Bank/列-------:~
突发终止__LHHLXX_
预充电__LLHLX 控制字
自刷新__LLLHXX_
模式寄存器设置 LLLLX 控制字 写/输出允许 /// /L /_
写/输出禁止 I / I / I / I / I H I /表I如表I中所不，SDRAM操作命令是通过各种控制/地址信号的组合来完成(H代表高电平，L代表低电平，X表示高低电平均没有影响)。如图3所示，数据监听模块实时监测DSP连接其SDRAM的控制线，控制线的控制信号CS、RAS、CAS、WE，当所有控制信号为低时，从表I中可以看出，DSP对其SDRAM的控制处于模式寄存器设置(MRS)状态，此时，数据监听模块将地址线的控制字接收下来，并解析出DSP对其SDRAM的操作模式、突发传输方式(顺序、交错)以及突发长度，然后如果控制信号CS=O、RAS=O、CAS=I、WE=I时，BANK激活，此时数据监听模块接收来自地址线BANK地址和行地址，并进行判断，看是否为所接收的显示数据地址范围，如果不是，则等待下一次BANK激活，如果是，则等到CS=0、RAS=1、CAS=O、WE=O时，为写状态，此时对列地址进行判断，若不是所要存储的显示数据地址范围，则数据监听模块不作响应，若是，则结合突发传输方式和突发长度产生FIFO使能信号，将列地址和数据信息存入到一 FIFO中，重复本步骤，直到不满足为止。其他DSP对其SDRAM的操作(如读操作、自刷新操作等)则不作响应。在监听得到显示数据后，将存储在FIFO中BANK地址、行地址、列地址组成的地址和数据一一对应起来，经过地址换算，将显示数据存储到挂在FPGA上的显示存储器，即SRAM中。由于不是需要将所有写的数据存储下来，而是有选择地将某些地址段，即显示数据段的数据存下来，所以在数据监听模块设计了接收数据的地址范围接口，由设计者根据需要，通过DSP的软件来设定想要得到的数据，即显示数据的地址范围。本发明通过对现有的数据交换方法进行改进，实现了一种基于数据监听的FPGA—DSP高速数据交换方法，有助于数据采集系统性能的提高，在具体实施过程中设计难度低，稍微多占用几个FPGA的IO 口即可实现显示数据的高速交换，本发明可以应用于许多类似的数据交换场合，以提高数据采集的实时性能。实验证明，与传统的数据交换方法相比，本发明有效地减小了显示数据的传输时间。
尽管上面对本发明说明性的具体实施方式
进行了描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式
的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。
权利要求
1.一种基于数据监听的FPGA - DSP高速数据交换方法，其特征在于，包括以下步骤 (1)、将DSP连接其SDRAM的控制线，地址线以及数据总线全部接到FPGA的管脚上，以便获取DSP对其SDRAM的操作、地址和数据信息； 在FPGA内部设置一个数据监听模块； (2)、数据监听模块实时监测控制线，对控制线的控制信号进行解析解析来获取DSP对其SDRAM所进行的操作，如果是写操作并且地址在显示数据地址范围内，则在DSP给其SDRAM写数据的同时接收数据到FPGA，然后存入FPGA的显示存储器中，并与高速采集模块过来的采集数据合并，最后FPGA将显示数据、采集数据在LCD上显示出来。
2.根据权利要求I所示的基于数据监听的FPGA- DSP高速数据交换方法，所述步骤(2 )中如果是写操作并且地址在显示数据地址范围内，则在DSP给其SDRAM写数据的同时接收数据到FPGA为 2.I)数据监听模块对控制线的控制信号进行解析，当DSP对其SDRAM的控制处于模式寄存器设置状态时，数据监听模块将地址线控制字接收下来，并解析出DSP对其SDRAM的操作模式、突发传输方式和突发长度，进入步骤2. 2)； 2.2)、如果数据监听模块对控制线的控制信号进行解析，DSP对其SDRAM的控制处于Bank激活状态，数据监听模块对BANK地址和行地址进行判断，看是否为所接收的显示数据地址范围，如果不是，则等待下一次BANK激活，如果是，则进入步骤2. 3); 2.3)、如果数据监听模块对控制线的控制信号进行解析，DSP对其SDRAM的控制处于写状态，此时对列地址进行判断，若不是所要存储的显示数据地址范围，则数据监听模块不作响应，若是，则结合突发传输方式和突发长度产生FIFO使能信号，将列地址和数据信息存入到一 FIFO中，重复本步骤,直到不满足为止； 其他DSP对其SDRAM的操作，数据监听模块则不作响应； 在监听得到显示数据后，将存储在FIFO中BANK地址、行地址、列地址组成的地址和数据一一对应起来，经过地址换算，将显示数据存储到挂在FPGA上的显示存储器中。
3.根据权利要求I所示的基于数据监听的FPGA- DSP高速数据交换方法，所述的数据监听模块在FPGA内部通过verilog代码编程来实现。
4.根据权利要求I所示的基于数据监听的FPGA- DSP高速数据交换方法，所述的显示存储器为两片SRAM，交替用于数据监听存储或显示。
全文摘要
本发明一种基于数据监听的FPGA－DSP高速数据交换方法，采用数据监听模块监控DSP对其SDRAM所进行的操作，如果是写操作并且地址在显示数据地址范围内，即写入的是显示数据，则在DSP给其SDRAM写数据的同时接收数据到FPGA，然后存入FPGA的显示存储器中，并与高速采集模块过来的采集数据合并，最后在LCD上显示出来。与现有技术相比，不需要专门从DSP的SDRAM导出显示数据到FPGA，节省了FPGA由于导入显示数据所花费的数据交换时间，提高数据采集系统的实时处理显示能力。
文档编号G06F13/16GK102902642SQ201210357829
公开日2013年1月30日 申请日期2012年9月24日 优先权日2012年9月24日
发明者杨扩军, 黄武煌, 曾浩, 蒋俊, 李世龙 申请人:电子科技大学