Flash加密存储装置制造方法
【专利摘要】本发明公开了一种Flash加密存储装置，它涉及计算机系统领域。包括PC机(1)和硬件电路(2)，PC机(1)与硬件电路(2)相连；所述的硬件电路(2)包含CPU(21)、安全芯片(22)和Flash存储器(23)，CPU21与安全芯片(22)相互连接，安全芯片(22)与Flash存储器(23)相互连接，且安全芯片(22)通过密钥与预加密软件(12)相连，密文嵌入式软件(13)与Flash存储器(23)相连。它能有效地对抗现有的破解手段，从而大大增强嵌入式系统的安全性。
【专利说明】Flash加密存储装置
【技术领域】
[0001]本发明涉及的是计算机系统领域，具体涉及一种Flash加密存储装置。
【背景技术】
[0002]Flash存储器具有电可擦除、无需后备电源来保护数据、可在线编程、存储密度高、低功耗、成本较低等特点，这使得Flash存储器在嵌入式系统中的使用迅速增长。Flash作为当今嵌入式设备中的主流存储器件，有着极其广泛的应用前景，但它所存储的数据可以被轻易读取出来，很少有加密保护功能，成为制约其应用的致命缺点。当前针对Flash中数据进行加密的方法主要有两种，一种是对Flash中所存储的数据进行混乱加密，另一种是对Flash提供的器件唯一识别号进行加密。这两种加密方式都有着致命的缺陷，使用硬件总线侦听法和静态反汇编跟踪方法可以成功破解。
[0003]但是Flash其中所存储程序代码容易被读取出来，易被非法拷贝，安全可靠性差。
【发明内容】
[0004]针对现有技术上存在的不足，本发明目的是在于提供一种Flash加密存储装置，它能有效地对抗现有的破解手段，从而大大增强嵌入式系统的安全性。
[0005]为了实现上述目的，本发明是通过如下的技术方案来实现=Flash加密存储装置，其特征在于，包括PC机和硬件电路，PC机与硬件电路相连；所述的PC机包括明文嵌入式软件、预加密软件和密文嵌入式软件，明文嵌入式软件、预加密软件和密文嵌入式软件依次相连；所述的硬件电路包含CPU、安全芯片和Flash存储器，CPU与安全芯片相互连接，安全芯片与Flash存储器相互连接，且安全芯片通过密钥与预加密软件相连，密文嵌入式软件与Flash存储器相连。
[0006]根据上述的Flash加密存储装置，其中，所述的安全芯片包括地址计数模块、命令甄别模块、密码机模块、地址置换模块、加解密模块和内部控制模块，地址总线分别与地址计数模块、命令甄别模块、密码机模块、地址置换模块相连，CPU端总线通过控制总线与内部控制模块相连，内部控制模块通过控制总线与Flash端地址相连，加解密模块通过数据总线分别与命令甄别模块和数据CPU端总线相连，且加解密模块通过密文数据总线与Flash端地址相连，地址置换模块通过密文地址总线与Flash端地址相连。
[0007]根据上述的Flash加密存储装置，其中，所述的安全芯片隔离CPU总线与Flash的接入总线，控制Flash存储器的数据出入。
[0008]根据上述的Flash加密存储装置，其中，所述的安全芯片通过FPGA芯片作为硬件载体。
[0009]本发明通过上述技术方案，能有效地对抗现有的破解手段，从而大大增强嵌入式系统的安全性。
【专利附图】
【附图说明】[0010]下面结合附图和【具体实施方式】来详细说明本发明；
[0011]图1为本发明的结构示意图；
[0012]图2为本发明的安全芯片22的内部结构示意图；
[0013]图3为本发明的PC的CH375的接口框图；
[0014]图4为本发明实施例的CH375的工作流程图。
【具体实施方式】
[0015]为使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合【具体实施方式】，进一步阐述本发明。
[0016]参照图1-2，本实施例提供一种Flash加密存储装置，能有效地对抗现有的破解手段，从而大大增强嵌入式系统的安全性。其包括PC机I和硬件电路2，PC机I与硬件电路2相连；所述的PC机I包括明文嵌入式软件11、预加密软件12和密文嵌入式软件13，明文嵌入式软件11、预加密软件12和密文嵌入式软件13依次相连；所述的硬件电路2包含CPU21、安全芯片22和Flash存储器23，CPU21与安全芯片22相互连接，安全芯片22与Flash存储器23相互连接，且安全芯片22通过密钥与预加密软件12相连，密文嵌入式软件13与Flash存储器23相连。
[0017]本实施例中，该安全芯片22隔离CPU总线与Flash的接入总线，控制Flash存储器23的数据出入。所述的安全芯片22通过FPGA芯片作为硬件载体。
[0018]值得一提的是，所述的安全芯片22包括地址计数模块221、命令甄别模块222、密码机模块223、地址置换模块224、加解密模块225和内部控制模块226，地址总线分别与地址计数模块221、命令甄别模块222、密码机模块223、地址置换模块224相连，CPU端总线通过控制总线与内部控制模块226相连，内部控制模块226通过控制总线与Flash端地址相连，加解密模块225通过数据总线分别与命令甄别模块222和数据CPU端总线相连，且加解密模块225通过密文数据总线与Flash端地址相连，地址置换模块224通过密文地址总线与Flash端地址相连。
[0019]预加密软件12运行在PC机的Windows操作系统上，它使用密钥，将明文形式的嵌入式软件加密成密文形式的数据，以二进制可烧录文件的形式写入Flash存储器。该软件在嵌入式软件烧录写入Flash芯片之前对其进行加密处理，所以称之为预加密软件。预加密软件12不改变嵌入式软件的功能和结构框架，独立于嵌入式软件的开发，作为第三方软件加密解决方案提供给嵌入式微计算机的设计者使用。
[0020]本实施例中，预加密软件12和安全芯片22在时间使用顺序上和空间使用场合上都没有直接联系，密钥是它们之间唯一的逻辑纽带，使得预加密软件处理过的嵌入式软件和数据能够被安全芯片所识别，使得安全芯片动态加密写入Flash存储器23中的数据和预加密软件12处理过的已经存在于Flash存储器23中的数据在格式与加密方式上保持一致。密钥以硬件电路2的形式固化在安全芯片22中，使得安全芯片22与密钥一一对应。同样的安全芯片，因为密钥不同，不能相互替换，即便破译了安全芯片，但每一片安全芯片均采用不同的密钥，只能与预加密软件处理过的密钥一致的嵌入式软件配合使用，使得这种破译没有任何意义，从而保护Flash存储器23中的嵌入式软件和数据不被窃取。
[0021]本【具体实施方式】中的PC的接口芯片采用CH375，它是一款USB总线的通用接口芯:下，本发明还会有各种变化和改进，这些变:明要求保护范围由所附的权利要求书及其
【权利要求】
1.Flash加密存储装置，包括PC机⑴和硬件电路(2)，PC机⑴与硬件电路⑵相连；其特征在于，所述的硬件电路(2)包含CPU(21)、安全芯片(22)和Flash存储器(23)，CPU21与安全芯片(22)相互连接，安全芯片(22)与Flash存储器(23)相互连接，且安全芯片(22)通过密钥与预加密软件(12)相连，密文嵌入式软件(13)与Flash存储器(23)相连。
2.根据权利要求1所述的Flash加密存储装置，其特征在于，所述的PC机(I)包括明文嵌入式软件(11)、预加密软件(12)和密文嵌入式软件(13)，明文嵌入式软件(11)、预加密软件(12)和密文嵌入式软件(13)依次相连。
3.根据权利要求1所述的Flash加密存储装置，其特征在于，所述的安全芯片(22)包括地址计数模块(221)、命令甄别模块(222)、密码机模块(223)、地址置换模块(224)、加解密模块(225)和内部控制模块(226)，地址总线分别与地址计数模块(221)、命令甄别模块(222)、密码机模块(223)、地址置换模块(224)相连，CPU端总线通过控制总线与内部控制模块(226)相连，内部控制模块(226)通过控制总线与Flash端地址相连，加解密模块(225)通过数据总线分别与命令甄别模块(222)和数据CPU端总线相连，且加解密模块(225)通过密文数据总线与Flash端地址相连，地址置换模块(224)通过密文地址总线与Flash端地址相连。
4.根据权利要求1所述的Flash加密存储装置，其特征在于，所述的安全芯片(22)隔离CPU总线与Flash的接入总线，控制Flash存储器(23)的数据出入。
5.根据权利要求1所述的Flash加密存储装置，其特征在于，所述的安全芯片(22)通过FPGA芯片作为硬件载体。
【文档编号】G06F21/72GK103839012SQ201210483381
【公开日】2014年6月4日 申请日期:2012年11月23日 优先权日:2012年11月23日
【发明者】吴泽邦, 孙中源, 米占伍 申请人:景幂机械（上海）有限公司