一种基于防复制电路的防抄板系统及方法

专利名称：一种基于防复制电路的防抄板系统及方法
技术领域：
本发明涉及用以保护嵌入式电子产品不被非法破解克隆的装置，特别涉及一种基于防复制电路的防抄板系统，具有保障嵌入式电子产品版权作用的防复制电路和由此组建的防抄板系统。
背景技术：
PCB软件的盗版一直是困扰软件行业发展的主要问题，俗称抄板。所谓抄板，也叫克隆或仿制，是对设计出来的PCB板进行反向技术研究；目前全新的定义从狭义上来说，抄板仅指对电子产品电路板PCB文件的提取还原和利用文件进行电路板克隆的过程；从广义上来说，抄板不仅包括对电路板文件提取、电路板克隆、电路板仿制等技术过程，而且包括对电路板文件进行修改(即改板)、对电子产品电路板上的各类电子元器件进行仿制、对电路板上加密了的芯片或单片机进行解密、对电子产品的系统软件进行反汇编等电子产品全套克隆的所有技术过程。由于不法分子将此技术应用到了版权受到保护的电子产品上，通过非法的复制克隆别人的产品谋取利润，对行业的发展起到了很不利的影响。近些年，随着PDA，掌上电脑，机顶盒等信息终端逐渐走进人们的生活，嵌入式操作系统也像Windows —样为人们熟知，随着集成电路芯片技术的飞速发展，电子产品设计业也越来越像计算机行业，很多产品的硬件解决方案已成为一种公开的资料，产品设计者的核心技术实际上集中在嵌入式应用软件内。所以，在硬件技术逐渐成熟和公开的今天，如何保护产品的设计，产品的版权，实际上转化成了对嵌入式应用软件的保护。随着黑客技术和芯片解剖技术的发展，电子产品嵌入式系统所面临的攻击也越来越多，利用各种调试软件读出存放在嵌入式系统芯片内部R0M/EEPR0M/FLASH的二进制BIN文件，就可以简简单单的完成对嵌入式系统芯片中代码的拷贝，进而完成对整个PCB甚至整个产品的非法克隆。嵌入式芯片内部一般都有内部R0M/EEPR0M/FLASH供用户存放程序。为了防止未经授权访问或拷贝芯片程序，大部分嵌入式芯片都带有加密锁定位或者加密字节，以保护片内程序。如果在编程时加密锁定位被使能(锁定)，就无法用普通编程器直接读取芯片内部程序，这就是所谓拷贝保护或者说锁定功能。事实上，这样的保护措施很脆弱，很容易被破解。攻击者借助专用设备，利用芯片设计上的漏洞或软件缺陷，通过多种技术手段，就可以从芯片中提取关键信息，获取嵌入式芯片内部程序。市场上流行的防抄板系统主要采用逻辑加密方式和简单的对比认证模式完成系统间(嵌入式芯片和防复制电路间)的通信验证。第一种方式通常是采用一个EEPROM加上外围逻辑电路，通过简单逻辑认证口令进行保护认证，保护效果较差。第二种方式由于受保护的嵌入式芯片同防复制电路之间仅仅在上电时进行通信验证，并且通信线路上传输的数据容易被检测从而破解其验证过程，导致其保护效果仍然不佳。

发明内容
本发明要解决的技术问题在于，针对现有技术的上述缺陷，提供一种不易破解、设计简单的基于防复制电路的防抄板系统及方法。为实现上述目的，本发明可采用的技术方案是
一种基于防复制电路的防抄板系统，它包括嵌入式芯片和与该嵌入式芯片电连接的防复制电路，所述防复制电路包括微处理器以及与该微处理器连接的中断系统和加密传输模块；
所述嵌入式芯片用于在不定时中断处产生随机明文并发送给所述防复制电路，同时该嵌入式芯片根据该随机明文计算出标准密文；
该防复制电路用于接收该随机明文并通过所述中断系统产生中断，所述加密传输模块对所述随机明文进行加密并将加密后的密文发送给所述嵌入式芯片；
所述嵌入式芯片还用于将该加密后的密文与标准密文进行比较，如果两者一致则该嵌入式芯片中继续处理数据。根据本发明所述的基于防复制电路的防抄板系统的一个方面所述防复制电路中的微处理器还用于处理所述嵌入式芯片中的部分数据。根据本发明所述的基于防复制电路的防抄板系统的一个方面所述防复制电路还包括与所述微处理器连接的存储单元，该存储单元和所述嵌入式芯片分别存储部分数据。根据本发明所述的基于防复制电路的防抄板系统的一个方面所述加密模块为AES加密模块。本发明进一步提供一种基于防复制电路的防抄板方法，该方法采用防复制电路对与其连接的嵌入式芯片进行防护，它包括如下步骤
受保护的嵌入式芯片在不定时中断处产生随机明文并发送给防复制电路，同时该嵌入式芯片根据该随机明文计算出标准密文；
所述防复制电路接收该随机明文并通过中断系统产生中断，通过加密传输模块对所述随机明文进行加密并将加密后的密文发送给所述嵌入式芯片；
所述嵌入式芯片将该加密后的密文与标准密文进行比较，如果两者一致则继续处理数据。根据本发明所述的基于防复制电路的防抄板方法的一个方面所述嵌入式芯片中的部分数据存储于所述防复制电路中。根据本发明所述的基于防复制电路的防抄板方法的一个方面所述嵌入式芯片中的部分数据由所述防复制电路处理。根据本发明所述的基于防复制电路的防抄板方法的一个方面所述加密传输模块采用AES算法对随机明文进行加密。本发明防抄板系统的加密传输模块能够自行完成随机明文的接收、加密、发送，它不仅作为独立的IP，还可以直接被其他的电路设计使用，简化设计，提高了设计灵活性。本发明的防抄板系统和方法能够不定时进行通信验证；完成多轮的不定时验证的功能，具有极强的灵活性和很强的安全性。采用传统的破解出嵌入式CPU中的代码并采用调试手段跳过对比点的方式难以破解。应当认识到，本发明以上各方面中的特征可以在本发明的范围内自由组合，而并不受其顺序的限制一只要组合后的技术方案落在本发明的实质精神内。


下面将结合附图及实施例对本发明作进一步说明，附图中
图1是本发明的防抄板系统中防复制电路的结构 图2是本发明的防抄板系统中防复制电路的加密传输模块的工作原理 图3飞为本发明的防抄板系统中防复制电路的加密传输模块的结构 图7是本发明的防抄板系统的电路连接关系 图8是本发明的防抄板系统的工作原理 图9是本发明的防抄板系统中嵌入式芯片的程序执行流程；
图10是本发明中的防复制电路的加密传输模块的modelsim仿真结果图。
具体实施例方式下面结合附图和具体实施方式
，进一步阐明本发明，应理解这些实施方式仅用于说明本发明而不用于限制本发明的范围，在阅读本发明之后，本领域的技术人员对本发明的各种等价形式的修改均落于本申请的权利要求所限定的范围。RIJNDAEL又称AES (先进加密标准)是一种分组密码算法，其分组长度和密钥长度相互独立，都可以改变。其软件和硬件对计算环境的适应性强，性能稳定，密钥建立时间优良，密钥灵活性强。存储需求量低，即使在空间有限的环境使用也具有良好的性能，并且以其极高的破解难度成为防复制电路中加密算法的上佳选择。图1为本发明的防抄板系统中防复制电路的结构图。电路内嵌微处理器，例如8051CPU，通过UART以及并行I/O和系统中的嵌入式芯片通信。8051CPU是防复制电路中的核心部件之一，8位数据宽度，负责控制、指挥和调度整个单元系统协调的工作。当嵌入式芯片需要和防复制电路进行数据交互时，嵌入式芯片通过I/O传递控制信号给防复制电路，防复制电路的CPU检测到控制信号后，判断控制信号是需要读取数据还是执行程序，根据控制信号的差异读取存储在扩展ROM中的不同地址空间的程序和数据，直接通过并行I/O回传数据或者运行程序并产生结果后通过并行I/O将结果回传给嵌入式芯片，完成数据交互。防复制电路对扩展ROM的地址进行了若干段的分区，用户可以根据分区将不同的程序和数据写到ROM不同的地址分区中，从而在嵌入式芯片需要调用数据或者程序时可以配置对应的读取指令给防复制电路的CPU，供CPU识别需要调用ROM中的哪段地址上的程序执行或者哪段地址上的数据进行传送。防复制电路的控制程序烧写在FLSAH内，包括对于I/O控制信号的读取和识别，对外部扩展ROM内程序的读取和执行以及中断程序。防复制电路内含64K的扩展存储单元，用户可以将一部分重要数据存储在防复制电路中，需要的时候从其中进行调取，或者将产品软件中的部分程序下载到防复制电路中执行。调取数据和执行程序的过程如上。防复制电路和嵌入式芯片通过UART接口完成通信验证。当防复制电路的UART接收端RXD检测到通信线路上的信号起始位(开始进行通信验证)，中断系统就产生中断通知(PU停止当前操作，优先完成通信验证环节。之后加密传输模块自主完成加密和密文发送，通信验证完成后加密传输模块将标志位拉低通知主程序回到之前的断点，CPU中的操作继续执行。加密传输模块后面详述。图2为本发明的防复制电路的加密传输模块的工作原理图。本模块是为了完成防复制电路通过UART对128位随机明文的接收，AES加密并通过UART发还加密结果的功能而专门设计的电路模块，所以这一加密传输模块由两个子模块构成一AES加密模块和UART模块。下面我们详细的说明受保护的嵌入式芯片和防复制电路之间是如何借助加密传输模块完成一轮验证的
I).受保护的嵌入式芯片部分1.嵌入式芯片在启动或不定时中断处产生128位随机明文，并通过UART发送给防复制电路，同时嵌入式芯片采用和防复制电路相同算法对明文进行加密生成标准密文后面用于比较。2.之后嵌入式芯片中程序继续执行，等待防复制电路的加密数据发还回来。
·
3.当嵌入式芯片收到防复制电路通过UART传输返回的数据时产生接收中断，进入中断服务程序。4.嵌入式芯片在中断服务程序中调用之前生成的标准密文同接收到的返回数据进行比较，如果一致，则嵌入式芯片中程序继续执行，如果不一致则程序终止运行，至此一次验证完成。2).防复制电路部分1.防复制电路初始化后等待嵌入式芯片将128位的随机明文发送过来。2.检测到UART接收端的信号起始位时，开始接收明文，同时中断系统产生中断给CPU产生中断，进入中断服务程序。3.中断服务程序中完成128位明文的接收，并利用存储于其内部的密钥经行加密操作，并返还给嵌入式芯片加密后的密文。4.返还密文完成后加密传输模块将标志位信号拉低，通知主程序回到之前的断点，CPU中程序继续执彳丁，一轮验证完成。图3-6为本发明的防复制电路中加密传输模块的结构图。加密传输模块分为两个子模块一UART模块(用于接收嵌入式芯片发送来的明文，并将加密后的密文发还给嵌入式芯片)；AES模块(用于完成对明文的AES加密形成密文等待传输)。UART 模块包含 uart_rx, uart_tx。I) uart_rx 为 UART 的接收模块，包括 detect, v, speed_select. v, uart_rx_c 三个功能模块。①.detect. V的输入连接到串行输入引脚rs232_rx，它主要检测一帧数据的第0位,也就是起始位，然后产生一个高脉冲neg_rs232_rx给uart_rx_c. v,以表示一巾贞数据接收工作已经开始。②.speecLselect. V是产生波特率定时的功能模块，也就是配置波特率的模块。当接收数据开始，主控模块uart_rx_c. v拉高bps_start, speed_select. v经clk_bps为uart_rx_c. v进行定时。③.uart_rx_c. v是核心控制模块。对串口的配置主要是I帧10位的数据，关注八位数据位，无视起始位和结束位，不设校验位。当neg_rs232_rx拉高,这个模块就开始工作，将采集来自rx232_rx的数据，当完成128位数据接收的时候,就会将rx_int拉低,表明接收模块已经完成128数据的接收，并将收到的128位明文rx_data输送给下一模块。2). AES模块完成对128位明文的AES加密，生成密文。AES模块接收uart_rx传输来的128位明文，当rx_int信号拉低时(表明接收完成)开始加密，加密完成将done信号拉高电平，表明加密完成，并将密文tx_data传输给uart_tx.
①.当load信号有效(高电平)时，AES加密模块载入128位明文rx_data[127:0]，同时密钥扩展模块开始对初始密钥进行系列数学运算，产生10轮128位的中间子密钥，加密开始。②.加密的过程是依照图7所示的轮函数进行，按照预先设定的模式和密钥长度的不同，对读入的明文、密钥依次进行Nr轮的迭代运算。其间，计数器会控制，对每轮所需的正确密钥进行运算。这里设定了一个计数器dcnt，对于128比特长度的密钥，令dent的始值为11，每进行一轮的选代，dent减I。扩展出的密钥寄存器依照计数器dent的值，选择合适的密钥参与选代运算，到dent减至0，则表明加密完成。③.加密完成时done信号出现一个时钟周期的上升沿，告诉后面的发送模块密文tx_data[127:0]已经准备好。3). uart_tx 为 UART 的接收模块，包括 detect, v, speed_select. v, uart_rx_c. v三个功能模块。speed_select. v同样是作为“定时”的功能。当bps_start拉低电平的时候,它是处于睡眠的状态。一旦bps_start拉高电平,那么speed_select. v就开始计数。然后定时产生一个高脉冲经clk_bps给uart_tx_c. V。uart_tx_c. v控制模块是最为核心的一部分，当done拉高电平，同时tx_en也拉高电平(表明发送开始)同时speed_select. V也会开始计数。uart_tx_c. v将tx_data的值,按speed_select. V产生的定时,有节奏的往rs232_tx发送。当128位明文发送完毕后，就拉低标志位tx_en (表明密文发送结束)，通知主程序回到之前的断点，CPU中程序继续执行。图7是本发明的防抄板系统的电路连接关系图。防抄板系统中包含受保护的嵌入式芯片和防复制电路两部分，两部分通过UART和并行I/O相连接。嵌入式芯片的UART发送接收端TXD和RXD同防复制电路的RXD和TXD分别相连，完成通信验证环节；通过并行I/0完成控制信号的传递和数据的交互。完整的嵌入式软件代码以及一些接口程序被分为了两个部分——Codel和Code2分别存放在嵌入式芯片和防复制电路中。其中Code2为用户下载到防复制电路的外扩ROM中的部分程序和数据，使得防复制电路作为嵌入式芯片的扩展存储器和协处理器使用，两者共同形成整个防抄板系统。图8为本发明的防抄板系统的工作原理图。下面结合工作原理图详细阐述防复制电路是如何保护嵌入式产品难以被非法复制的
I).防复制电路通过加密传输模块中UART和并行I/O同嵌入式芯片相连。加密传输模块通过UART接收嵌入式芯片传输过来的明文，对其加密并将所得密文传回给嵌入式芯片，用于完成加密认证过程。防复制电路通过并行I/O与嵌入式芯片相连，可以作为扩展存储器和协处理器使用。软件设计商可以将程序中的一部分数据或者代码下载到防复制电路中运行，并回传需要的数据和运行结果。
常见的防复制电路往往是在上电初期进行嵌入式芯片和防复制电路的通信认证，考虑到这种方式的不足，本发明中的防复制电路采用多轮不定时验证的方法进行同嵌入式芯片的通信认证。上面详细描述过一轮验证的实施方式，而用户(嵌入式软件设计商)可以利用定时中断和随机的定时时间序列共同产生不定时的中断，在每次中断中产生128位的随机明文并加密，从而进行这样的一轮验证，形成不定时的多轮验证。防抄板系统中的嵌入式芯片在验证环节开始时产生128位随机明文。为了简便的产生随机明文且不增加用户(嵌入式电子产品开发商)的开销，本发明中采用软件手段在嵌入式芯片中产生随机明文利用标准库〈stdlib〉中提供了两个帮助生成伪随机数的函数并采用当前时间作为初始化种子，可以很容易的生成随机性很好的伪随机序列。2).通过以上介绍的连接方式结合本发明的设计原理
防复制电路作为协处理器使用，内部存储着嵌入式产品软件程序中的一部分数据或者代码成，从而防复制电路称为了嵌入式电子产品的“一部分”。这样即使嵌入式芯片中的代码为不法分子所获得，由于其代码是不完整的，在没有对应的防复制电路的情况下，嵌入式电子产品的复制仍然无法完成。防复制电路同受保护的嵌入式芯片进行不定时的多轮验证，如果防复制电路缺失，比如不法分子复制了电子产品的PCB、内核甚至存储器中的固件，但是由于无法获得对应匹配的防复制电路，由于防复制电路缺失从而无法完成验证环节导致电子产品中的嵌入式芯片不工作；如果防复制电路中密钥同嵌入式芯片中的密钥不一致，比如不法分子通过某种渠道获得了防复制电路，但是无法获知克隆的产品中的芯片密钥，即使复制了产品，由于密钥不匹配，产品中的嵌入式芯片也不能正常工作；只有用户购买防复制电路，获知芯片中的密钥并自己在产品中配置一样的密钥才能使产品正常工作。从以上两个角度保证了本发明中防复制电路的保护力度。图9是本发明的防抄板系统中嵌入式芯片的程序执行流程。这里借嵌入式芯片的程序执行流程说明为了搭建防抄板系统，嵌入式芯片需要额外添加哪些程序，以及这些程序怎样同其本身的程序结合。I).首先是通信验证环节。嵌入式芯片在启动阶段同防复制电路进行通信验证，之后在程序执行过程中以随机定时(不定时)中断的方式进行多轮的通信验证。由我们提供随机数生成函数(用于生成随机明文和随机定时中断中的定时时间)，用户在嵌入式软件程序中配置定时器利用随机数生成函数完成随机定时中断的产生。随机定时中断产生，由生成随机明文，发送随机明文和利用随机明文进行AES加密的程序这三步组成的完整的中断处理程序由我们提供，用户只要利用嵌入式芯片提供的中断机制配置好中断向量号。当防复制电路返回加密完成的密文时，嵌入式芯片的UART接收端产生接收中断，并在接收中断处理程序中将接收的到128位密文和自己之前加密产生的128位明文进行比对。接收中断以及密文比对的程序都由我们提供，用户只要配置好接收中断的中断向量号将我们提供的程序嵌入到相应的中断处理程序中即可。2).其次是对下载到防复制电路中程序和数据的读取。我们对防复制电路的扩展ROM的地址进行了分区，方便用户将不同的程序和数据下载到不同的地址分区中，也便于后面的读取。用户只要根据ROM的分区将需要下载进防复制电路的不同程序和不同数据烧写完成，然后在需要调用的时候通过并行I/O发送不同的控制信号给防复制电路(控制信号差异和ROM分区的对应关系会提供给用户)，即可完成需要的程序执行结果的返回以及数据的读取。由以上的介绍可以发现，为了搭建防抄板系统，嵌入式软件需要的额外开销很小，同时这部分开销基本上不需要用户负担，用户只需要在软件中添加部分由我们提供的集成度很高的程序段，或者做一点简单的配置即可。图10是本发明中的防复制电路的加密传输模块的modelsim仿真结果图。图中rs232_rx代表输入加密传输模块的128位明文对应的数字波形,rx_data为对应的16进制下的128位输入明文。rs232_tx代表从加密传输模块输出的128位加密完成的密文波形，tx_data为对应的16进制下的128位输出密文。输入的明文和密钥是我们事先设定在测试文件中的，对输出的密文采用AES软件进行测试可以证明本发明的加密传输模块设计的正确性。总之，本发明采用改良的对比认证模式，受保护的嵌入式芯片和防复制电路之间采用UART (通用异步接收/发送装置)进行通信验证，通信线路上传输的是128位的随机明文和加密完成的密文。嵌入式芯片产生、发送128位随机明文给防复制电路并采用AES算法对其加密，随后同同样采用AES加密的防复制电路发还回嵌入式芯片的加密结果进行对比，一致则称一轮验证成功。嵌入式芯片和防复制电路以密钥的形式相对应，只有密钥对应一致的防复制电路和嵌入式芯片组才可能在加密通信验证中验证成功。为增强防复制性能，嵌入式芯片不仅仅在上电阶段同防复制电路进行通信验证，而是采用程序执行到关键时刻或者采用随机数发生器配合定时中断的方式进行验证，从而实现多轮的不定时随机验证，提高防复制性能。在本发明的一些实施例中，防复制电路采用内嵌8051处理器，内部提供存储空间可作为用户扩展数据存储器，存放重要特征数据。软件设计商可以将程序中的一部分数据或者代码下载到防复制电路中运行，并回传需要的数据和运行结果，从而使得防复制电路同嵌入式芯片的对应匹配性更强，甚至融为一体，以它的不可或缺性保障嵌入式电子产品的安全，基本杜绝了破解克隆的可能性。在本发明一些实施例中，加密传输电路模块集成了 AES加密电路和UART电路，能够自行完成128位明文的接收、加密、发送。这个加密传输电路模块作为完整独立的IP核使用，将明文数据连接到加密传输电路模块的输入端后就可以从将输出端的数据发送到嵌入式芯片进行后面的比对验证处理。这个独立的IP核还可以直接被其他的电路设计使用，简化了设计，提高了设计灵活性。与背景中的现有技术相比，本发明的系统和方法有以下优点
嵌入式芯片生成128位随机明文发送并加密，通信线路上传输的数据实时变化，即使采用传统的监测通信线路的方式无法破解通信验证环节。嵌入式芯片利用软件手段生成随机数序列，作为若干次定时中断的定时时间，在中断服务程序中同防复制电路进行通信验证；同时配合嵌入式软件程序执行到关键时刻的通信验证，完成多轮的不定时验证的功能，具有极强的灵活性和很强的安全性。采用传统的破解出嵌入式CPU中的代码并采用调试手段跳过对比点的方式难以破解本发明的保护。采用AES加密手段，依赖AES算法极强的安全性，即使嵌入式芯片和防复制电路的通信线路被检测，获知线路上传输的一轮验证的明文和密文，不法分子也无法获知两芯片中对应一致的密钥，从而无法破解加密验证环节。防复制电路内嵌CPU和存储空间，嵌入式电子产品的软件设计商可以将一部分重要数据甚至代码下载到防复制电路中保存或执行，使得防复制电路成为嵌入式电子产品的“一部分”。这样即使嵌入式芯片中的代码为不法分子所获得，由于其代码的不完整性，嵌入式电子产品的破解还是无法完成。
权利要求
1.一种基于防复制电路的防抄板系统，其特征在于它包括嵌入式芯片和与该嵌入式芯片电连接的防复制电路，所述防复制电路包括微处理器以及与该微处理器连接的中断系统和加密传输模块； 所述嵌入式芯片用于在不定时中断处产生随机明文并发送给所述防复制电路，同时该嵌入式芯片根据该随机明文计算出标准密文； 该防复制电路用于接收该随机明文并通过所述中断系统产生中断，所述加密传输模块对所述随机明文进行加密并将加密后的密文发送给所述嵌入式芯片； 所述嵌入式芯片还用于将该加密后的密文与标准密文进行比较，如果两者一致则该嵌入式芯片中继续处理数据。
2.根据权利要求1所述的基于防复制电路的防抄板系统，其特征在于所述防复制电路中的微处理器还用于处理所述嵌入式芯片中的部分数据。
3.根据权利要求1或2所述的基于防复制电路的防抄板系统，其特征在于所述防复制电路还包括与所述微处理器连接的存储单元，该存储单元和所述嵌入式芯片分别存储部分数据。
4.根据权利要求1或2所述的基于防复制电路的防抄板系统，其特征在于所述加密模块为AES加密模块。
5.一种基于防复制电路的防抄板方法，该方法采用防复制电路对与其连接的嵌入式芯片进行防护，其特征是它包括如下步骤 受保护的嵌入式芯片在不定时中断处产生随机明文并发送给防复制电路，同时该嵌入式芯片根据该随机明文计算出标准密文； 所述防复制电路接收该随机明文并通过中断系统产生中断，通过加密传输模块对所述随机明文进行加密并将加密后的密文发送给所述嵌入式芯片； 所述嵌入式芯片将该加密后的密文与标准密文进行比较，如果两者一致则继续处理数据。
6.根据权利要求5所述的基于防复制电路的防抄板方法，其特征在于所述嵌入式芯片中的部分数据存储于所述防复制电路中。
7.根据权利要求5或6所述的基于防复制电路的防抄板方法，其特征在于所述嵌入式芯片中的部分数据由所述防复制电路处理。
8.根据权利要求5或6所述的基于防复制电路的防抄板方法，其特征在于所述加密传输模块采用AES算法对随机明文进行加密。
全文摘要
本发明公开了一种基于防复制电路的防抄板系统及方法，该系统包括嵌入式芯片和与该嵌入式芯片电连接的防复制电路，所述防复制电路包括微处理器以及与该微处理器连接的中断系统和加密传输模块；所述嵌入式芯片用于在不定时中断处产生随机明文并发送给所述防复制电路，同时该嵌入式芯片根据该随机明文计算出标准密文；该防复制电路用于接收该随机明文并通过所述中断系统产生中断，所述加密传输模块对所述随机明文进行加密并将加密后的密文发送给所述嵌入式芯片；所述嵌入式芯片还用于将该加密后的密文与标准密文进行比较，如果两者一致则继续执行该嵌入式芯片中的程序。本发明的基于防复制电路的防抄板系统及方法具有设计灵活、不易被破解的优点。
文档编号G06F21/76GK103049681SQ20121053753
公开日2013年4月17日 申请日期2012年12月13日 优先权日2012年12月13日
发明者单伟伟, 徐志鹏, 伏星源, 郭银涛, 吴建兵, 蒋樊 申请人:东南大学