专利名称：随机数发生器的制作方法
技术领域：
本实用新型涉及集成电路领域，尤其涉及随机数发生器。
背景技术：
在信息安全领域，加解密信息用到的密钥，以及信息填充时常常都需要用到随机数。ー个不可预测的适于集成的随机数发生器对现在的多数应用于信息安全的片上系统(SoC)来说是必须的。随机数发生器通常有两种实现方式，伪随机数和真随机数发生器。伪随机数是一般用同步的数字时序电路或者软件方法来产生，只要给定ー个种子，其产生的随机数通 常是长周期序列，理论上可以预測。伪随机数发生器中最常用的是线性反馈移位寄存器(LFSR)，在电路上一般用寄存器和异或门实现。选择一定的寄存器组合抽头接到异或门，可以达到最长周期的序列，使得序列类似随机。不过，因为伪随机数基于固定的算法，只要给定了种子，其序列就是完全确定的。因此，理论上是可以预测的。真随机数发生器通常基于噪声、混沌等不可预测的机理，需要采用全定制的模拟电路来实现。真随机数发生器与伪随机数相比，是不可预测的。不过，相比伪随机数发生器，要设计ー个稳定的、高速的真随机数发生器较为困难。另外，在エ艺、速率等要求重新调整时，就需要重新进行设计。
发明内容为解决上述问题，本实用新型提供一种随机性更强的数字随机数发生器。为达到上述目的，本实用新型采用的技术方案是随机数发生器，其特征在于包括线性移位寄存器、控制模块、环形振荡器、分频器；所述的控制模块与线性移位寄存器、环形振荡器、分频器连接，用于采集线性移位寄存器输出的第一随机序列出并传递给环形振荡器；所述环形振荡器与分频器连接，接收第一随机序列井向分频器输出方波信号，翻转分频器的输出值；所述的控制模块还用于采集分频器的输出值传递给线性移位寄存器；所述的线性移位寄存器异或第一随机序列与分频器的输出值，形成第二随机序列输出。本实用新型的第一优选方案为，所述的控制模块与线性移位寄存器的工作频率相同。本实用新型的第二优选方案为，环形振荡器周期可调。本实用新型的技术优势在于I.全部采用数字逻辑单元，电路实现容易，而且可以兼容不同的CMOS集成电路エ艺节点，具有普遍的实用性。2.环振和LFSR均可使用对方的状态互相调节，达到复杂化随机数输出的目的。[0016]3.与完全的数字算法生成随机数算法相比，环振的周期、读写的时间等会因生产时エ艺的微小变化、以及外部的操作而带有不确定性，使得该方法更加不可预测。
以下结合附图和具体实施方式
对本实用新型做进ー步说明。
图I为本实施例模块示意图。
具体实施方式
參考图1，本设计的随机数发生器结构。线性移位寄存器(LFSR)、控制模块、环形振荡器、分频器，LFSR即用寄存器和异或门实现的伪随机数发生器。控制模块则是读寄存器进行读取和写入的电路。环形振荡器不停地产生方波信号，方波的周期可以由控制模块的寄存器控制。方波驱动分频器，不停地改变分频器的值。 在输出状态，即read和write控制信号都为0时,环形振荡器的输出为方波信号，后接分频器，则分频器的值不断变化并计数。而LFSR也在数字电路时钟的作用下，不断地移位，在out端产生序列输出。LFSR的特征多项式使用本原多项式，产生最长周期序列。两部分电路互相不影响。在读时刻，read为I吋，从LFSR中抽取若干位作为环形振荡器的控制信号。当这些信号的值变化时，环形振荡器的振荡经过不同的延时路径，从而改变环形振荡器的振荡周期根据一定的优先级，使得对于每一组控制信号，只有一条延时路径有效。read变为0吋，则控制信号被保持。在写时刻，write为I时，从分频器输出，并与LFSR的状态位进行异或，从而改变LFSR的状态，write变为0吋，LFSR中寄存器的数据与0异或，等效于没有异或。read和write间_性地生效,均为与elk同步的高电平脉冲,可以通过电路其它部分定时产生或者根据特定算法产生。
权利要求1.随机数发生器，其特征在于包括线性移位寄存器、控制模块、环形振荡器、分频器； 所述的控制模块与线性移位寄存器、环形振荡器、分频器连接，用于采集线性移位寄存器输出的第一随机序列出并传递给环形振荡器； 所述环形振荡器与分频器连接，接收第一随机序列井向分频器输出方波信号，翻转分频器的输出值； 所述的控制模块还用于采集分频器的输出值传递给线性移位寄存器； 所述的线性移位寄存器异或第一随机序列与分频器的输出值，形成第二随机序列输出。
2.根据权利要求I所述的随机数发生器，其特征在于所述的控制模块与线性移位寄存器的工作频率相同。
3.根据权利要求I所述的随机数发生器，其特征在于环形振荡器周期可调。
专利摘要本实用新型涉及随机数发生器，其特征在于包括线性移位寄存器、控制模块、环形振荡器、分频器；所述的控制模块与线性移位寄存器、环形振荡器、分频器连接，用于采集线性移位寄存器输出的第一随机序列出并传递给环形振荡器；所述环形振荡器与分频器连接，接收第一随机序列并向分频器输出方波信号，翻转分频器的输出值；所述的控制模块还用于采集分频器的输出值传递给线性移位寄存器；所述的线性移位寄存器异或第一随机序列与分频器的输出值，形成第二随机序列输出。全部采用数字逻辑单元，电路实现容易，而且可以兼容不同的CMOS集成电路工艺节点，具有普遍的实用性。
文档编号G06F7/58GK202512560SQ201220086599
公开日2012年10月31日 申请日期2012年3月9日 优先权日2012年3月9日
发明者曹富强 申请人:无锡华大国奇科技有限公司