专利名称：一种学习机电路中的时钟电路模块的制作方法
技术领域：
本实用新型涉及学习机电路领域，具体为ー种学习机电路中的时钟电路模块。
背景技术：
学习机是一种电子教学类产品，在国内学生群体中应用广泛。学习机一般由主控模块及其外围的其他电路构成，如时钟电路等。现有技术学习机时钟电路产生的振荡信号不稳定，易导致主控芯片工作时出现死机的问题。
实用新型内容本实用新型目的是提供一种学习机电路中的时钟电路模块，以解决现有技术学习机时钟电路振荡信号不稳定的问题。为了达到上述目的，本实用新型所采用的技术方案为—种学习机电路中的时钟电路模块,其特征在于包括有型号为HYM8563的时钟芯片U2，时钟芯片U2的OSCI引脚、OSCO引脚之间接有晶振源Yl，OSCI引脚还通过电容C3接地，时钟芯片U2的胃引脚空置，VSS引脚接地，时钟芯片U2的SCL引脚、SDA引脚分别接入学习机的主控芯片，时钟芯片U2的CLKOUT引脚空置，VDD引脚上有两路导线，VDD引脚上一路导线通过电容C4接地，VDD引脚上另一路导线通过电阻R2接高电压VB。本实用新型采用型号为HYM8563的时钟芯片，具有工作稳定的优点，同时通过引脚接入的电容可有效地给晶振源提供高电压，保证晶振源工作的稳定性。本实用新型能有效提高时钟电路提供的振动信号的稳定性，进而提高了学习机主控芯片工作性能。
图I为本实用新型的电路原理图。
具体实施方式
如图I所不。一种学习机电路中的时钟电路模块，包括有型号为HYM8563的时钟芯片U2，时钟芯片U2的OSCI引脚、OSCO引脚之间接有晶振源Yl，OSCI引脚还通过电容C3接地，时钟芯片U2的!FT引脚空置，VSS引脚接地，时钟芯片U2的SCL引脚、SDA引脚分别接入学习机的主控芯片，时钟芯片U2的CLKOUT引脚空置，VDD引脚上有两路导线，VDD引脚上一路导线通过电容C4接地，VDD引脚上另一路导线通过电阻R2接高电压VB。
权利要求1. 一种学习机电路中的时钟电路模块,其特征在于包括有型号为HYM8563的时钟芯片U2，时钟芯片U2的OSCI引脚、OSCO引脚之间接有晶振源Yl，OSCI引脚还通过电容C3接地，时钟芯片U2的胃引脚空置，VSS引脚接地，时钟芯片U2的SCL引脚、SDA引脚分别接入学习机的主控芯片，时钟芯片U2的CLKOUT引脚空置，VDD引脚上有两路导线，VDD引脚上一路导线通过电容C4接地，VDD引脚上另一路导线通过电阻R2接高电压VB。
专利摘要本实用新型公开了一种学习机电路中的时钟电路模块，包括型号为HYM8563的时钟芯片U2，时钟芯片U2的OSCI引脚、OSCO引脚之间接有晶振源Y1，时钟芯片U2的引脚上还接有电容、电阻，时钟芯片U2的SCL引脚、SDA引脚分别接入学习机的主控芯片。本实用新型能有效提高时钟电路提供的振动信号的稳定性，进而提高了学习机主控芯片工作性能。
文档编号G06F1/08GK202632156SQ201220200919
公开日2012年12月26日 申请日期2012年5月7日 优先权日2012年5月7日
发明者蒋智谋 申请人:安徽状元郎电子科技有限公司