专利名称：一种基于fpga的双路高速同步采集电路的制作方法
技术领域：
本实用新型涉及同步采集接口电路，特别涉及一种基于FPGA的双路高速同步采集电路。
背景技术：
现有的高速同步采集电路采用处理器配合双路模数转换器的方案，这种方案存在如下问题:1.当模数转换器采集的模拟信号频率较高时，处理器的IO 口的速率很难达到对高速采集数据的传输；2.当模数转换器采集的模拟信号频率较高时，为达到数据的实时处理，处理器基本都在负责数据的采集，而没有时间分配给其它任务；3.当模数转换器采集的模拟信号频率较高时，为达到双路数据同步采集，对处理器的性能要求很高，普通处理器很难达到要求。因此，如何设计一种基于FPGA的双路高速同步采集电路，以解决上述技术问题，即为本领域技术人员的研究方向所在。
发明内容本实用新型的主要目的是提供一种基于FPGA的双路高速同步采集电路，通过可编程逻辑器件FPGA负责双路高速同步模数转换器的数据采集与处理器的接口，该电路解决了高速采集电路与低速处理器之间的矛盾，使处理器从数据采集繁重的工作中解脱出来，进而能够做其它的事情，解决上述现有技术中所存在的问题。为了达到上述目的，本实用新型提供一种基于FPGA的双路高速同步采集电路，其包括两个模拟通道、两个A/D转换电路、FPGA接口电路单元及处理器，其中所述的两个模拟通道用于产生模拟信号；所述的两个A/D转换电路分别连接于所述两个模拟通道，用于将模拟信号转换为
数字信号；所述的FPGA接口电路单元内置RAM存储器，所述的RAM存储器存储所述数字信号;所述的处理器与所述的FPGA接口电路单元相连，用于对将所述数据信号进行处理。其中，所述的FPGA接口电路单元还包括处理器接口逻辑电路及内部时钟电路，所述的处理器接口逻辑电路连接于所述的处理器及所述的内部时钟电路，所述的内部时钟电路连接所述的RAM存储器及所述的两个A/D转换电路，所述的处理器接口逻辑电路在内部时钟电路同步下进行工作。与现有技术相比，本实用新型的有益效果在于:1.可编程逻辑器件FPGA内部逻辑宏单元丰富，并具有大量的存储空间，可以为高速大量的数据进行存储；2.可编程逻辑器件FPGA是基于时序的，由其构成的接口电路在进行数据采集的时候，速度非常快；3.由可编程逻辑器件FPGA构成的接口电路解决了低速的处理器接口和高速模数转换器之间的矛盾，为高速数据采集提供了一种可行的方案。4.可编程逻辑器件FPGA构成的接口电路，随着FPGA价格的不断降低，性价比将逐渐提闻。
图1为本实用新型基于FPGA的双路高速同步采集电路结构图；图2为本实用新型基于FPGA的双路高速同步采集电路的内部实现框图。附图标记说明:11_模拟通道；12_A/D转换电路；13_FPGA接口电路单元；14_处理器。
具体实施方式
以下结合附图，对本实用新型上述的和另外的技术特征和优点作更详细的说明。如图1所不，为基于FPGA的双路闻速同步米集电路结构图，本实用新型提供一种基于FPGA的双路高速同步采集电路，其包括两个模拟通道11、两个A/D转换电路12、FPGA接口电路单元13及处理器14，其中所述的两个模拟通道11用于产生模拟信号；所述的两个A/D转换电路12分别连接于所两个模拟通道11，用于将模拟信号转换为数字信号；所述的FPGA接口电路单元13内置RAM存储器，所述的RAM存储器存储所述数字信号；所述的处理器14与所述的FPGA接口电路单元13相连，用于对将所述数据信号进行处理。由于，在双路高速A/D转换电路12的采样速率较高的情况下，处理器14如果直接负责双路同步数据的采集，则处理器14的工作量将会非常繁重，并且由于处理器接口速率的影响，甚至根本不能完成数据的采集。由可编程逻辑器件FPGA构成的FPGA接口电路单元13很好的解决了这一矛盾，该FPGA接口电路单元13为两个A/D转换电路12与处理器14之间的接口与桥梁，其具体工作过程如下:处理器14向FPGA接口电路单元13发送数据采集启动信号，FPGA接口电路单元13负责双路高速同步A/D的数据采集，并将采集的数据存储在FPGA接口电路单元13的内部RAM存储器空间里，当采集结束后，FPGA接口电路单元13向处理器发送采集结束信号，处理器14接收到该信号后，从FPGA接口电路单元13的RAM存储器里将采集到的数据读出来进行处理。因此，本实用新型很好的解决了高速A/D与低速处理器之间的矛盾。如图2所示，为本实用新型基于FPGA的双路高速同步采集电路的内部实现框图，本实用新型的核心在于由FPGA构成的接口电路，该接口电路负责高速数据的采集并与处理器进行通信，所述的FPGA接口电路单元13还包括处理器接口逻辑电路及内部时钟电路，所述的处理器接口逻辑电路连接于所述的处理器14及所述的内部时钟电路，所述的内部时钟电路连接所述的RAM存储器及所述的两个A/D转换电路，所述的处理器接口逻辑电路在内部时钟电路下进行工作。其具体实施过程如下所示:两个A/D转换电路12负责高速数据的采集，并将采集后的双路数据存储于RAM存储器里，而处理器接口逻辑电路负责与处理器14通信，采集结束后，处理器14从RAM存储器中将采集的数据读出并进行处理，FPGA接口电路单元13的内部逻辑电路在内部时钟的同步下进行工作。综上所述，本实用新型具有如下有益效果:1.可编程逻辑器件FPGA内部逻辑宏单元丰富，并具有大量的存储空间，可以为高速大量的数据进行存储；2.可编程逻辑器件FPGA是基于时序的，由其构成的接口电路在进行数据采集的时候，速度非常快；3.由可编程逻辑器件FPGA构成的接口电路解决了低速的处理器接口和高速模数转换器之间的矛盾，为高速数据采集提供了一种可行的方案。 4.可编程逻辑器件FPGA构成的接口电路，随着FPGA价格的不断降低，性价比将逐渐提闻。以上说明对本实用新型而言只是说明性的，而非限制性的，本领域普通技术人员理解，在不脱离以下所附权利要求所限定的精神和范围的情况下，可做出许多修改，变化，或等效，但都将落入本实用新型的保护范围内。
权利要求1.一种基于FPGA的双路高速同步采集电路，其特征在于，其包括两个模拟通道、两个A/D转换电路、FPGA接口电路单元及处理器，其中 所述的两个模拟通道用于产生模拟信号； 所述的两个A/D转换电路分别连接于所述两个模拟通道，用于将模拟信号转换为数字信号; 所述的FPGA接口电路单元内置RAM存储器，所述的RAM存储器存储所述数字信号； 所述的处理器与所述的FPGA接口电路单元相连，用于对将所述数据信号进行处理。
2.根据权利要求1所述的一种基于FPGA的双路高速同步采集电路，其特征在于，所述的FPGA接口电路单元还包括处理器接口逻辑电路及内部时钟电路，所述的处理器接口逻辑电路连接于所述的处理器及所述的内部时钟电路，所述的内部时钟电路连接所述的RAM存储器及所述的两个A/D转换电路，所述的处理器接口逻辑电路在内部时钟电路同步下进行工作。
专利摘要本实用新型公开一种基于FPGA的双路高速同步采集电路，其包括两个模拟通道、两个A/D转换电路、FPGA接口电路单元及处理器，其中所述的两个模拟通道用于产生模拟信号；所述的两个A/D转换电路分别连接于所述两个模拟通道，用于将模拟信号转换为数字信号；所述的FPGA接口电路单元内置RAM存储器，所述的RAM存储器存储所述数字信号；所述的处理器与所述的FPGA接口电路单元相连，用于对将所述数据信号进行处理。本实用新型的电路解决了高速采集电路与低速处理器之间的矛盾，使处理器从数据采集繁重的工作中解脱出来，进而能够做其它的事情。
文档编号G06F15/76GK203012714SQ20122071033
公开日2013年6月19日 申请日期2012年12月20日 优先权日2012年12月20日
发明者杨春光, 刘静森, 宋起超 申请人:黑龙江工程学院