稳健的神经时间编码、学习以及使用振荡来为记忆进行细胞募集的方法和设备的制作方法
【专利摘要】本公开的某些方面支持一种用于稳健的神经时间编码、学习以及使用振荡来为记忆进行细胞募集的技术。提议了用于区分诸时间模式的方法，并且与其它“时间模式”方法形成对比，不仅仅是区分输入的一致性或输入的次序。此外，本公开提议了受生物学启示/生物学上一致但复杂度降低的且能够编码、解码、识别以及学习时间尖峰信号模式的实用方法。在本公开中，对可缩放时间神经模型提议了针对稳健性、置信度或完整性编码、以及为高效时间模式记忆进行细胞募集的扩展。
【专利说明】稳健的神经时间编码、学习以及使用振荡来为记忆进行细胞募集的方法和设备
[0001]背景
[0002]领域
[0003]本公开的某些方面一般涉及神经系统工程，更具体地涉及稳健的神经时间编码、学习以及使用振荡来为记忆进行细胞募集的方法和设备。
[0004]背景
[0005]神经系统中的神经元能使用定时尖峰形式的时间代码在时间上传达信息。因此，主要感兴趣的是编码及解码这种时间信息的方法以及学习此类时间信息的方法。
[0006]具体地，期望区分诸时间模式，并且与其它时间模式方法形成对比，不仅仅是区分输入的一致性或输入的次序。本公开提供了受生物学启示/生物学上一致但复杂度降低的且能够编码、解码、识别以及学习时间尖峰信号模式的方法。
[0007]概述
[0008]本公开的某些方面提供了一种将尖峰神经元电路的网络和用于学习与神经元电路相关联的突触权重的规则相融合的方法。该方法一般包括:提供突触输入到网络的神经元电路中，其中每一突触输入与诸突触权重中的一个突触权重及时间延迟相关联；在包括这些突触输入的该神经元电路的输入上升之际，锁存正被加权和延迟的每一突触输入；以及在该输入之际或在该神经元电路基于该输入上升而发放尖峰之际，对经锁存的突触输入应用该学习规则以确定与该突触输入相关联的突触权重的变化。
[0009]本公开的某些方面提供了一种将尖峰神经元电路的网络和用于学习与神经元电路相关联的突触权重的规则相融合的电路。该电路一般包括:第一电路，该第一电路被配置成提供突触输入到网络的神经元电路中，其中每一突触输入与突触权重及时间延迟相关联；第二电路，该第二电路被配置成在包括这些突触输入的该神经元电路的输入上升之际，锁存正被加权和延迟的每一突触输入；以及第三电路，该第三电路被配置成在该输入之际或在该神经元电路基于该输入上升而发放尖峰之际，对经锁存的突触输入应用该学习规则以确定与该突触输入相关联的突触权重的变化。
[0010]本公开的某些方面提供了一种将尖峰神经元电路的网络和用于学习与神经元电路相关联的突触权重的规则相融合的设备。该设备一般包括:用于提供突触输入到网络的神经元电路中的装置，其中每一突触输入与突触权重及时间延迟相关联；用于在包括这些突触输入的该神经元电路的输入上升之际，锁存正被加权和延迟的每一突触输入的装置；以及用于在该输入之际或在该神经元电路基于该输入上升而发放尖峰之际，对经锁存的突触输入应用该学习规则以确定与该突触输入相关联的突触权重的变化的装置。
[0011]本公开的某些方面提供了一种调节神经网络的神经元电路的激发速率的方法。该方法一般包括:通过对一时间段内该神经元电路的激发数目计数来周期性地计算该神经元电路的激发速率；确定激发速率是否低于下边界或高于上边界；以及基于该确定将激发速率调整一步长量。
[0012]本公开的某些方面提供了一种用于调节神经网络的神经元电路的激发速率的电路。该电路一般包括:第一电路，该第一电路被配置通过对一时间段内该神经元电路的激发数目计数来周期性地计算该神经元电路的激发速率；第二电路，该第二电路被配置确定激发速率是否低于下边界或高于上边界；以及第三电路，该第三电路被配置基于该确定将激发速率调整一步长量。
[0013]本公开的某些方面提供了一种调节神经网络的神经元电路的激发速率的设备。该设备一般包括:用于通过对一时间段内该神经元电路的激发数目计数来周期性地计算该神经元电路的激发速率的装置；用于确定激发速率是否低于下边界或高于上边界的装置；以及用于基于该确定将激发速率调整一步长量的装置。
[0014]附图简要说明
[0015]为了能详细理解本公开的以上陈述的特征所用的方式，可参照各方面来对以上简要概述的内容进行更具体的描述，其中一些方面在附图中解说。然而应该注意，附图仅解说了本公开的某些典型方面，故不应被认为限定其范围，因为本描述可允许有其他等同有效的方面。
[0016]图1解说根据本公开的某些方面的神经元的示例网络。
[0017]图2解说根据本公开的某些方面的示例相对延迟神经元模型。
[0018]图3解说根据本公开的某些方面的由树突模型对相对延迟输入的示例重新对准。
[0019]图4解说根据本公开的某些方面的学习曲线的示例时间移位。
[0020]图5解说根据本公开的某些方面的学习曲线的示例时间移位和灵敏度衰减。
[0021]图6解说根据本公开的某些方面的由动态尖峰Hebbian规则方法得出的示例学习曲线。
[0022]图7解说根据本公开的某些方面的相对延迟神经元模型的稳健性方面的示例。
[0023]图8解说根据本公开的某些方面的作为完整性编码的基本触媒的示例单个振荡。
[0024]图9解说根据本公开的某些方面的示例振荡参考以及完整性时间编码。
[0025]图10解说根据本公开的某些方面的示例振荡参考以及完整性速率编码。
[0026]图11解说了根据本公开的某些方面的为记忆募集特定细胞的连接的示例。
[0027]图12解说了根据本公开的某些方面的为记忆募集特定细胞的示例时间视图。
[0028]图13解说了根据本公开的某些方面的使用振荡将时间模式分成高度可解子模式的示例。
[0029]图14解说根据本公开的某些方面的使用振荡来关联模式的示例。
[0030]图15解说了根据本公开的某些方面的可在神经元电路的网络处执行的示例操作。
[0031]图15A解说能够执行图15中解说的操作的示例组件。
[0032]图16解说了根据本公开的某些方面的可在神经网络的神经元电路处执行的其它示例操作。
[0033]图16A解说能够执行图16中解说的操作的示例组件。
[0034]详细描述
[0035]以下参照附图更全面地描述本公开的各个方面。然而，本公开可用许多不同形式来实施并且不应解释为被限定于本公开通篇给出的任何具体结构或功能。确切而言，提供这些方面是为了使得本公开将是透彻和完整的，并且其将向本领域技术人员完全传达本公开的范围。基于本文中的教导，本领域技术人员应领会，本公开的范围旨在覆盖本文中所披露的本公开的任何方面，不论其是与本公开的任何其他方面相独立地还是组合地实现的。例如，可以使用本文所阐述的任何数目的方面来实现装置或实践方法。另外，本公开的范围旨在覆盖使用作为本文中所阐述的本公开的各种方面的补充或者与之不同的其他结构、功能性、或者结构及功能性来实践的此类装置或方法。应当理解，本文中所披露的本公开的任何方面可由权利要求的一个或多个元素来实施。
[0036]措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何方面不必被解释为优于或胜过其他方面。
[0037]尽管本文中描述了特定方面，但这些方面的众多变体和置换落在本公开的范围之内。虽然提到了优选方面的一些益处和优点，但本公开的范围并非旨在被限定于特定益处、用途或目标。相反，本公开的各方面旨在能宽泛地应用于不同的技术、系统配置、网络和协议，其中一些作为示例在附图以及以下对优选方面的详细描述中解说。详细描述和附图仅仅解说本公开而非限定本公开，本公开的范围由所附权利要求及其等效技术方案来定义。 [0038]示例神经系统
[0039]图1解说根据本公开的某些方面的具有多级神经元的示例神经系统100。神经系统100可包括神经元级102,该级神经元102通过突触连接网络104连接到另一级神经元106。为简单起见，图1中仅解说了两级神经元，但在典型的神经系统中可存在更少或更多级神经元。
[0040]如图1所解说的，级102中的每一神经元可接收可由前一级(图1中未示出)的多个神经元所生成的输入信号108。信号108可表示级102的神经元的输入电流。该电流可在神经元膜上累积以对膜电位进行充电。当膜电位达到其阈值时，该神经元可激发并生成输出尖峰，该输出尖峰将被传递到下一级神经元(例如，级106)。
[0041]尖峰从一级神经元到另一级神经元的传递可通过突触连接(或简称“突触”)网络104来达成，如图1所解说的。突触104可从级102的神经元接收输出信号(即，尖峰)，根据
可调节突触权重…，wg’/+1)来按比例缩放那些信号(其中P是级102的神经元
与级106的神经元之间的突触连接的总数)，并且将经按比例缩放的信号组合为级106中的每一个神经元的输入信号。级106中的每个神经元可基于对应的经组合输入信号来生成输出尖峰110。随后可使用另一突触连接网络(图1中未示出)将这些输出尖峰110传递到另一级神经元。
[0042]神经系统100可以通过电路来仿真并且可以用在大范围的应用中，诸如图像和模式识别、机器学习、电机控制及类似应用等。神经系统100中的每一神经元可被实现为神经元电路。被充电至发起输出尖峰的阈值的神经元膜可被实现为例如对流经其的电流进行积分的电容器。
[0043]在一方面，电容器作为神经元电路的电流积分设备可被除去，并且可使用较小的忆阻器(memristor)元件来替代它。这种办法可应用于神经元电路中，以及其中大容量电容器被用作电流积分器的各种其他应用中。另外，每个突触104可基于忆阻器元件来实现，其中突触权重改变可与忆阻器电阻的变化有关。使用纳米特征尺寸的忆阻器，可显著地减小神经元电路和突触的面积，这可使得实现超大规模神经系统硬件实现变得可行。[0044]由于神经系统100的神经元电路可以使用定时尖峰形式的所谓的时间代码在时间上传达信息，因此主要感兴趣的是编码及解码方法以及学习此类时间信息的方法。本公开的某些方面支持用于区分诸时间模式的方法，并且与其它“时间模式”方法形成对比，不仅仅是区分输入的一致性或输入的次序。此外，本公开提议了受生物学启示/生物学上一致但复杂度降低的且能够编码、解码、识别以及学习时间尖峰信号模式的实用方法。在本公开中，对可缩放时间神经模型提议了针对稳健性、置信度或完整性编码、以及为高效时间模式记忆进行细胞募集的扩展。所提议的办法在生物学上受到了振荡或节奏及同步的实验证据的启示，并且同时受到启发以降低建模复杂度。
[0045]相对延迟以及树突延迟线
[0046]在本公开中提议了一种方法，其中可以基于突触处的输入之间的相对延迟、突触处的输入与参考输入之间的相对延迟、或者这二者来确定神经元的行为。时间编码模型的基本方面在图2中解说。从神经元202、204、206、208(即，输入神经元)输出的尖峰的空-时模式可以构成对神经元210的尖峰输入。每一输入神经元可以经由神经元210的一个或多个树突上的一个或多个突触连接至神经元210。如在图2中针对连接神经元204与神经元210的突触212所解说的，每一突触可以具有相关联的延迟，该延迟表征来自输入神经元的尖峰在抵达神经元210的胞体之前所经历的时间延迟。如图2中所解说的，输入可以在延迟和积分之前经历按比例缩放。替换地，输入可以在按比例缩放之前经历延迟以减少大规模网络中的处理。
[0047]使用此方法，神经元可以识别输入神经元的输出中的空-时模式(输入神经元意义上的空间，相对尖峰定时或尖峰间时间差意义上的时间)。这在图3中解说，其中输入神经元302、304、306、308可以在不同的时间发放尖峰。然而，作为树突中延迟的结果，来自输入神经元的信号可以在时间上对准地抵达输出神经元X的胞体。由此，在时间t对输出神经元X的输入可以表达为输入神经元的经延迟输出的函数，即:
【权利要求】
1.一种将尖峰神经元电路的网络和用于学习与所述神经元电路相关联的突触权重的规则相融合的方法，包括: 提供突触输入到所述网络的神经元电路中，其中每一突触输入与突触权重及时间延迟相关联； 在包括所述突触输入的所述神经元电路的输入上升之际，锁存正被加权和延迟的每一突触输入；以及 在所述输入之际或在所述神经元电路基于所述输入上升而发放尖峰之际，对经锁存的突触输入应用所述学习规则以确定与该突触输入相关联的所述突触权重的变化。
2.如权利要求1所述的方法，其特征在于，所述学习规则包括实值Hebbian学习规则。
3.如权利要求2所述的方法，其特征在于，所述Hebbian学习规则包括Oja学习规则。
4.如权利要求1所述的方法，其特征在于，所述时间延迟等于时间延迟分辨率的一倍或多倍。
5.如权利要求1所述的方法，其特征在于，所述神经元电路的输入包括所述突触输入的总和，其中每一个被加总的突触输入与由突触权重和时间延迟来表征的突触相关联。
6.如权利要求1所述的方法，其特征在于，锁存包括: 当所述神经元电路的输入处于自所述神经元电路上次激发以来的最大值时锁存被加权和延迟的突触输入。
7.如权利要求1所述 的方法，其特征在于，锁存包括: 在所述神经元电路的输入中有任何增大之际，锁存被加权和延迟的突触输入。
8.如权利要求1所述的方法，其特征在于，所应用的学习规则极化与该突触输入相关联的所述突触权重。
9.如权利要求1所述的方法，其特征在于，所述神经元电路和所述突触输入与动态尖峰神经元模型相关联。
10.如权利要求1所述的方法，其特征在于，所述神经元电路和所述突触输入与带泄漏积分激发神经元模型相关联。
11.如权利要求1所述的方法，其特征在于，所述学习规则与经移位的尖峰定时依赖可塑性(STDP)学习曲线相关联以补偿从所述突触输入的所定义去极化水平到所述神经元电路的尖峰发放的延迟。
12.如权利要求1所述的方法，其特征在于，进一步包括: 利用所述神经元电路的激发和所述网络的参考神经元电路的激发之间的时间差异来时间编码所述网络的另一神经元电路的输出，其中 经时间编码的输出包括与所述突触输入的尖峰模式匹配所定义模式的置信度有关的信息；并且 所述神经元电路的输出和所述参考神经元电路的输出被馈送到所述另一神经元电路中以生成所述经时间编码的输出。
13.如权利要求1所述的方法，其特征在于，进一步包括: 提供所述神经元电路的输出到所述网络的另一神经元电路中以生成所述另一神经元电路的输出，其中 所述另一神经元电路的输出的激发速率指示到所述神经元电路中的所述突触输入的尖峰模式匹配所定义模式的置信度。
14.如权利要求1所述的方法，其特征在于，进一步包括: 使用所述网络的参考神经元电路的输入处的振荡来选择所述神经元电路中的一个神经元电路作为记忆细胞来记忆馈送进所述网络的尖峰模式，其中 所述选择是基于该神经元电路在一组神经元电路当中最接近所述振荡的波谷地对所述尖峰模式作出响应。
15.一种将尖峰神经元电路的网络和用于学习与所述神经元电路相关联的突触权重的规则相融合的电路，包括: 第一电路，所述第一电路被配置成提供突触输入到所述网络的神经元电路中，其中每一突触输入与突触权重及时间延迟相关联； 第二电路，所述第二电路被配置成在包括所述突触输入的所述神经元电路的输入上升之际，锁存正被加权和延迟的每一突触输入；以及 第三电路，所述第三电路被配置成在所述输入之际或在所述神经元电路基于所述输入上升而发放尖峰之际，对经锁存的突触输入应用所述学习规则以确定与该突触输入相关联的所述突触权重的变化。
16.如权利要求15所述的电路，其特征在于，所述学习规则包括实值Hebbian学习规则。
17.如权利要求16所述的电路，其特征在于，所述Hebbian学习规则包括Oja学习规则。
18.如权利要求15所述的电路，其特征在于，所述时间延迟等于时间延迟分辨率的一倍或多倍。
19.如权利要求15所述的电路，其特征在于，所述神经元电路的输入包括所述突触输入的总和，其中每一个被加总的突触输入与由突触权重和时间延迟来表征的突触相关联。
20.如权利要求15所述的电路，其特征在于，所述第二电路还被配置成当所述神经元电路的输入处于自所述神经元电路上次激发以来的最大值时锁存被加权和延迟的突触输入。
21.如权利要求15所述的电路，其特征在于，所述第二电路还被配置成在所述神经元电路的输入中有任何增大之际，锁存被加权和延迟的突触输入。
22.如权利要求15所述的电路，其特征在于，所应用的学习规则极化与该突触输入相关联的所述突触权重。
23.如权利要求15所述的电路，其特征在于，所述神经元电路和所述突触输入与动态尖峰神经元模型相关联。
24.如权利要求15所述的电路，其特征在于，所述神经元电路和所述突触输入与带泄漏积分激发神经元模型相关联。
25.如权利要求15所述的电路，其特征在于，所述学习规则与经移位的尖峰定时依赖可塑性(STDP)学习曲线相关联以补偿从所述突触输入的所定义去极化水平到所述神经元电路的尖峰发放的延迟。
26.如权利要求15所述的电路，其特征在于，进一步包括: 第四电路，所述第四电路被配置成利用所述神经元电路的激发和所述网络的参考神经元电路的激发之间的时间差异来时间编码所述网络的另一神经元电路的输出，其中 经时间编码的输出包括与所述突触输入的尖峰模式匹配所定义模式的置信度有关的信息；并且 所述神经元电路的输出和所述参考神经元电路的输出被馈送到所述另一神经元电路中以生成所述经时间编码的输出。
27.如权利要求15所述的电路，其特征在于，进一步包括: 第四电路，所述第四电路被配置成提供所述神经元电路的输出到所述网络的另一神经元电路中以生成所述另一神经元电路的输出，其中 所述另一神经元电路的输出的激发速率指示到所述神经元电路中的所述突触输入的尖峰模式匹配所定义模式的置信度。
28.如权利要求15所述的电路，其特征在于，进一步包括: 第四电路，所述第四电路被配置成使用所述网络的参考神经元电路的输入处的振荡来选择所述神经元电路中的一个神经元电路作为记忆细胞来记忆馈送进所述网络的尖峰模式，其中 所述选择是基于该神经元电路在一组神经元电路当中最接近所述振荡的波谷地对所述尖峰模式作出响应。
29.一种将尖峰神经元电路的网络和用于学习与所述神经元电路相关联的突触权重的规则相融合的设备，包括: 用于提供突触输入到所述`网络的神经元电路中的装置，其中每一突触输入与突触权重及时间延迟相关联； 用于在包括所述突触输入的所述神经元电路的输入上升之际，锁存正被加权和延迟的每一突触输入的装置；以及 用于在所述输入之际或在所述神经元电路基于所述输入上升而发放尖峰之际，对经锁存的突触输入应用所述学习规则以确定与该突触输入相关联的所述突触权重的变化的装置。
30.如权利要求29所述的设备，其特征在于，所述学习规则包括实值Hebbian学习规则。
31.如权利要求30所述的设备，其特征在于，所述Hebbian学习规则包括Oja学习规则。
32.如权利要求29所述的设备，其特征在于，所述时间延迟等于时间延迟分辨率的一倍或多倍。
33.如权利要求29所述的设备，其特征在于，所述神经元电路的输入包括所述突触输入的总和，其中每一个被加总的突触输入与由突触权重和时间延迟来表征的突触相关联。
34.如权利要求29所述的设备，其特征在于，进一步包括: 用于当所述神经元电路的输入处于自所述神经元电路上次激发以来的最大值时锁存被加权和延迟的突触输入的装置。
35.如权利要求29所述的设备，其特征在于，进一步包括: 用于在所述神经元电路的输入中有任何增大之际，锁存被加权和延迟的突触输入的装置。
36.如权利要求29所述的设备，其特征在于，所应用的学习规则极化与该突触输入相关联的所述突触权重。
37.如权利要求29所述的设备，其特征在于，所述神经元电路和所述突触输入与动态尖峰神经元模型相关联。
38.如权利要求29所述的设备，其特征在于，所述神经元电路和所述突触输入与带泄漏积分激发神经元模型相关联。
39.如权利要求29所述的设备，其特征在于，所述学习规则与经移位的尖峰定时依赖可塑性(STDP)学习曲线相关联以补偿从所述突触输入的所定义去极化水平到所述神经元电路的尖峰发放的延迟。
40.如权利要求29所述的设备，其特征在于，进一步包括: 用于利用所述神经元电路的激发和所述网络的参考神经元电路的激发之间的时间差异来时间编码所述网络的另一神经元电路的输出的装置，其中 经时间编码的输出包括与所述突触输入的尖峰模式匹配所定义模式的置信度有关的信息；并且 所述神经元电路的输出和所述参考神经元电路的输出被馈送到所述另一神经元电路中以生成所述经时间编码的输出。
41.如权利要求29所述的设备，其特征在于，进一步包括: 用于提供所述神经元电路的输出到所述网络的另一神经元电路中以生成所述另一神经元电路的输出的装置，其中 所述另一神经元电路的输出的激发速率指示到所述神经元电路中的所述突触输入的尖峰模式匹配所定义模式的置信度。
42.如权利要求29所述的设备，其特征在于，进一步包括: 用于使用所述网络的参考神经元电路的输入处的振荡来选择所述神经元电路中的一个神经元电路作为记忆细胞来记忆馈送进所述网络的尖峰模式的装置，其中 所述选择是基于该神经元电路在一组神经元电路当中最接近所述振荡的波谷地对所述尖峰模式作出响应。
43.一种调节神经网络的神经元电路的激发速率的方法，包括: 通过对一时间段内所述神经元电路的激发数目计数来周期性地计算所述神经元电路的激发速率； 确定所述激发速率是否低于下边界或高于上边界；以及 基于所述确定将所述激发速率调整一步长量。
44.如权利要求43所述的方法，其特征在于，调整所述激发速率包括: 如果计算出的激发速率低于所述下边界，则推升所述激发速率。
45.如权利要求43所述的方法，其特征在于，调整所述激发速率包括: 如果计算出的激发速率高于所述上边界，则衰减所述激发速率。
46.如权利要求43所述的方法，其特征在于，进一步包括: 向所述神经元电路的所有突触输入应用乘法器以调节所述激发速率。
47.如权利要求43所述的方法，其特征在于，将所述激发速率调整所述步长量包括调整所应用的乘法器。
48.一种用于调节神经网络的神经元电路的激发速率的电路，包括: 第一电路，所述第一电路被配置成通过对一时间段内所述神经元电路的激发数目计数来周期性地计算所述神经元电路的激发速率； 第二电路，所述第二电路被配置成确定所述激发速率是否低于下边界或高于上边界；以及 第三电路，所述第三电路被配置成基于所述确定将所述激发速率调整一步长量。
49.如权利要求48所述的电路，其特征在于，所述第三电路还被配置成: 如果计算出的激发速率低于所述下边界，则推升所述激发速率。
50.如权利要求48所述的电路，其特征在于，所述第三电路还被配置成: 如果计算出的激发速率高于所述上边界，则衰减所述激发速率。
51.如权利要求48所述的电路，其特征在于，进一步包括: 乘法器，所述乘法器被配置应用于所述神经元电路的所有突触输入以调节所述激发速率。
52.如权利要求48所述的电路，其特征在于，将所述激发速率调整所述步长量包括调整所应用的乘法器。
53.一种调节神经网络的神经元电路的激发速率的设备，包括: 用于通过对一时间段内所述神经`元电路的激发数目计数来周期性地计算所述神经元电路的激发速率的装置； 用于确定所述激发速率是否低于下边界或高于上边界的装置；以及 用于基于所述确定将所述激发速率调整一步长量的装置。
54.如权利要求53所述的设备，其特征在于，所述用于调整所述激发速率的装置包括: 用于如果计算出的激发速率低于所述下边界，则推升所述激发速率的装置。
55.如权利要求53所述的设备，其特征在于，所述用于调整所述激发速率的装置包括: 用于如果计算出的激发速率高于所述上边界，则衰减所述激发速率的装置。
56.如权利要求53所述的设备，其特征在于，进一步包括: 用于向所述神经元电路的所有突触输入应用乘法器以调节所述激发速率的装置。
57.如权利要求53所述的设备，其特征在于，所述用于将所述激发速率调整所述步长量的装置包括用于调整所应用的乘法器的装置。
【文档编号】G06N3/04GK103688277SQ201280035922
【公开日】2014年3月26日 申请日期:2012年7月19日 优先权日:2011年7月21日
【发明者】J·F·亨泽格, V·H·陈 申请人:高通股份有限公司