基于usb3.0的超声数据处理及传输装置和方法、超声诊断系统的制作方法
【专利摘要】本发明涉及一种基于USB3.0的超声数据处理及传输装置和方法。该装置，其设置在超声探头与上位机之间，包括：前端信号调理电路、模数转换器、现场可编程门阵列、大容量数据存储器及USB3.0桥接芯片；所述现场可编程门阵列用于控制所述超声探头发射超声信号，采集并处理所述经模数转换后的回波信号，并将所述回波信号暂存于所述大容量数据存储器，以及从所述大容量数据存储器中读取所述回波信号传输给所述USB3.0桥接芯片；以及所述USB3.0桥接芯片用于接收所述回波信号，并将所述回波信号传输给所述上位机。因采用现场可编程逻辑门阵列处理数据，处理效率非常高，且减少了外围器件，降低了成本，采用USB3.0桥接芯片可提高数据传输的速度。
【专利说明】基于USB3.0的超声数据处理及传输装置和方法、超声诊断系统
【技术领域】
[0001]本发明涉及超声成像领域，特别是涉及一种基于USB3.0的超声数据处理及传输装置和方法、超声诊断系统。
【背景技术】
[0002]医学影像是为了医疗或医学研究，对人体或人体某部分，以非侵入方式取得内部组织影像的技术与处理过程。医学影像泛指通过X光成像、X线计算机断层扫描成像、磁共振成像、超声成像和光学相干层析扫描技术等检查人体无法用非手术手段检查的部分的过程。
[0003]随着医学超声成像技术的发展，为了获得更清晰的图像，超声成像装置的探头阵元数越来越多，对数据采集的要求越来越高，而传统的超声成像数据传输主要采用建立影像工作站或USB (Universal Serial Bus，通用串行总线)2.0方案，建立影像工作站成本较高，USB2.0的实测传输数据速度一般在40MByte/s (兆字节/秒)以下，传输速度慢。
【发明内容】
[0004]基于此，有必要针对传统的超声成像数据传输速度慢且成本高的问题，提供一种能提高数据传输速度且成本低的基于USB3.0的超声数据处理及传输装置。
[0005]此外，还有必要提供一种能提高数据传输速度且成本低的超声诊断系统。
[0006]此外，还有必要提供一种能提高数据传输速度且成本低的基于USB3.0的超声数据处理及传输方法。
[0007]—种基于USB3.0的超声数据处理及传输装置，其设置在超声探头与上位机之间，所述超声探头用于发射超声信号和接收根据所述超声信号反馈的回波信号；所述基于USB3.0的超声数据处理及传输装置包括:前端信号调理电路、模数转换器、现场可编程门阵列、大容量数据存储器及USB3.0桥接芯片；所述前端信号调理电路与所述超声探头相连，用于对所述回波信号进行放大处理；所述模数转换器与所述前端信号调理电路相连，用于将放大处理的回波信号进行模数转换处理；所述现场可编程门阵列分别与所述大容量数据存储器和USB3.0桥接芯片相连；所述现场可编程门阵列用于控制所述超声探头发射超声信号，采集并处理所述经模数转换的回波信号，并将所述回波信号暂存于所述大容量数据存储器，以及从所述大容量数据存储器中读取所述回波信号传输给所述USB3.0桥接芯片；以及所述USB3.0桥接芯片用于接收所述回波信号，并将所述回波信号传输给所述上位机。
[0008]在其中一个实施例中，所述现场可编程门阵列包括:
[0009]采集控制单元，用于同步所述超声探头、前端信号调理电路、模数转换器的时序；
[0010]与所述模数转换器相连的数据处理单元，用于对读取到的回波信号进行数字信号处理；[0011]与所述数据处理单元和大容量数据存储器分别相连的缓冲控制单元，用于控制对所述大容量数据存储器的读写操作；
[0012]与所述缓冲控制单元和USB3.0桥接芯片分别相连的传输控制单元，用于将经模数转化后的回波信号通过所述USB3.0桥接芯片传输给所述上位机；
[0013]时钟管理单元，用于管理所需各个频率的时钟信号。
[0014]在其中一个实施例中，所述缓冲控制单元包括一个数据读写控制器和两个先入先出队列，所述数据读写控制器分别与所述两个先入先出队列相连，所述两个先入先出队列中其中一个与数据处理单元相连，另一个与所述传输控制单元相连。
[0015]在其中一个实施例中，所述数据处理单元对所述回波信号进行数字信号处理，包括数字滤波、增益补偿、提取包络和数据编码处理，或者包括数字滤波、积分解调、快速傅里叶变换和数据编码处理。
[0016]一种超声诊断系统，包括超声探头和上位机，还包括上述的基于USB3.0的超声数据处理及传输装置，所述基于USB3.0的超声数据处理及传输装置设置在所述超声探头和上位机之间。
[0017]一种基于USB3.0的超声数据处理及传输方法，包括以下步骤:
[0018]初始化步骤，通过现场可编程门阵列初始化大容量数据存储器和USB3.0桥接芯片的工作参数及状态；
[0019]读写步骤，通过前端信号调理电路对超声探头接收的回波信号进行放大处理，再经模数转换器将放大处理的回波信号进行模数转换处理，通过所述现场可编程门阵列将模数转换的回波信号进行处理并暂存于所述大容量数据存储器中，以及所述现场可编程门阵列读取所述大容量数据存储器中的回波信号，并将所述回波信号传输给所述USB3.0桥接芯片；以及
[0020]传输步骤，所述USB3.0桥接芯片将所述回波信号传输给上位机。
[0021]在其中一个实施例中，所述现场可编程门阵列包括采集控制单元、数据处理单元、缓冲控制单元和传输控制单元；
[0022]所述读写步骤包括:
[0023]所述采集控制单元同步所述超声探头、前端信号调理电路、模数转换器的时序；
[0024]所述数据处理单元对模数转换后的回波信号进行数字信号处理；
[0025]所述缓冲控制单元将处理后的回波信号按工作时序暂存于所述大容量存储器中，以及从所述大容量数据存储器内读取所述回波信号；以及
[0026]所述传输控制单元将从所述大容量数据存储器内读取的数据传输给所述USB3.0桥接芯片。
[0027]在其中一个实施例中，所述数据处理单元对模数转换后的回波信号进行数字信号处理的步骤中，所述数字信号处理包括:将模数转换后的回波信号进行数字滤波、增益补偿、包络提取和数据编码处理；或者将模数转换后的回波信号进行数字滤波、积分解调、快速傅里叶变换和数据编码处理。
[0028]在其中一个实施例中，所述缓冲控制单元包括一个数据读写控制器和两个先入先出队列，所述两个先入先出队列中其中一个与数据处理单元相连，所述数据读写控制器分别与所述两个先入先出队列相连，所述两个先入先出队列中其中一个与数据处理单元相连，另一个与所述传输控制单元相连；
[0029]所述数据读写控制器将所述数据单元处理后的回波信号通过一个先入先出队列写入所述大容量数据存储器中，以及通过另一个先入先出队列读取所述大容量存储器中的回波信号，并将读取的回波信号传输给所述传输控制单元。
[0030]上述基于USB3.0的超声数据处理及传输装置和方法，采用现场可编程逻辑门阵列处理数据，因采用并行处理的工作方式使得数字信号处理的效率非常高，且现场可编程逻辑门阵列所需的外围器件数量减少，降低了成本，采用USB3.0桥接芯片可提高数据传输的速度，采用大容量数据存储器可快速缓存数据，保证数据传输效率。
[0031]另外，前端信号调理电路对回波信号进行放大，使得回波信号被放大，防止数据丢失；缓冲控制单元采用两个FIFO，一个负责写入，一个负责读取，保证了能连续完整的进行读写操作。
【专利附图】
【附图说明】
[0032]图1为基于USB3.0的超声数据处理及传输装置与超声探头和上位机的硬件连接关系不意图；
[0033]图2为一个实施例中基于USB3.0的超声数据处理及传输装置的结构示意图；
[0034]图3为B模式处理；
[0035]图4为多普勒模式处理；
[0036]图5为缓冲控制单元的内部结构示意图；
[0037]图6为一个实施例中基于USB3.0的超声数据处理及传输方法的流程图；
[0038]图7为读写步骤的具体流程图。
【具体实施方式】
[0039]为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
[0040]图1为基于USB3.0的超声数据处理及传输装置200与超声探头100和上位机300的硬件连接关系示意图。图2为一个实施例中基于USB3.0的超声数据处理及传输装置200的结构示意图。该基于USB3.0的超声数据处理及传输装置200，其设置在超声探头100与上位机300之间。
[0041]该超声探头100用于发射超声信号和接收根据该超声信号反馈的回波信号。
[0042]基于USB3.0的超声数据处理及传输装置200包括:前端信号调理电路210和模数转换器220、现场可编程门阵列(FPGA, Field Programmable Gate Array) 230、大容量数据存储器240和USB3.0桥接芯片250。
[0043]其中:前端信号调理电路210与超声探头100相连，用于对该回波信号进行放大处理。
[0044]模数转换器220与所述前端信号调理电路210相连，用于将放大处理的回波信号进行模数转换处理。
[0045]该现场可编程门阵列230分别与该大容量数据存储器240和USB3.0桥接芯片250相连。该现场可编程门阵列230用于控制该超声探头100发射超声信号，采集并处理该经模数转换的回波信号，并将该回波信号暂存于该大容量数据存储器240，以及从该大容量数据存储器240中读取该回波信号传输给该USB3.0桥接芯片250 ；以及该USB3.0桥接芯片250用于接收该回波信号，并将该回波信号传输给该上位机300。
[0046]该现场可编程门阵列230包括采集控制单元231、数据处理单元232、缓冲控制单元233、传输控制单元234和时钟管理单元235。
[0047]其中，采集控制单元231用于同步超声探头100、前端信号调理电路210、模数转换器220的时序。
[0048]具体的，超声探头100采集数据的时序，包括超声探头100发射超声信号的激励信号、接收根据超声信号反馈的回波信号、前端信号调理电路210中各器件的逻辑控制、模数转换器220时钟及同步处理等。
[0049]数据处理单元232与该模数转换器220相连，用于对模数转换的回波信号进行数字信号处理。该数据处理单元232对该回波信号进行数字信号处理可采用B模式处理和多普勒模式处理。如图3所示，该B模式处理包括数字滤波、增益补偿、提取包络和数据编码处理；如图4所示，该多普勒模式处理包括数字滤波、积分解调、快速傅里叶变换(FFT，FastFourier Transform)和数据编码处理。该数字滤波为 FIR (Finite Impulse Response,有限脉冲响应)数字滤波。
[0050]缓冲控制单元233分别与该数据处理单元232和大容量数据存储器240相连，用于控制对该大容量数据存储器240的读写操作。
[0051]具体的，如图5所示，该缓冲控制单元233包括一个数据读写控制器2332和两个FIFO (First Input First Output,先入先出队列)2334。该数据读写控制器2332分别与该两个FIF02334相连，该两个FIFO中其中一个与数据处理单元232相连，另一个与该传输控制单元234相连。该数据读写控制器2332是根据大容量数据存储器240的工作时序要求设计的逻辑模块，使得大容量数据存储器240能在FPGA230的逻辑控制下正常工作。两个FIF02334分别用于写入和读出，设置两个FIFO的目的是解决大容量数据存储器240和用户逻辑不同时钟域的问题，使数据能够按照先入先出的方式，在两个不同的时钟域之间，连续完整地进行写入和读出的操作。
[0052]传输控制单元234分别与该缓冲控制单元233和USB3.0桥接芯片250相连，用于将读取的回波信号通过该USB3.0桥接芯片250传输给该上位机300。
[0053]时钟管理单元235用于管理所需各个频率的时钟信号。该时钟管理单元235是由FPGA片内锁相环精确得到所需各个频率的时钟信号，该时钟信号包括大容量数据存储器240的接口时钟信号和控制器工作时钟信号、USB3.0桥接芯片250的接口时钟信号以及FPGA中各逻辑功能所需的时钟信号。其中，FPGA中的逻辑功能包括采集控制单元231、数据处理单元232、缓冲控制单元233和传输控制单元234。
[0054]此外，现场可编程门阵列(FPGA) 230还可以采用复杂可编程逻辑器件(CPLD )或其他可扩展处理平台(ZYNQ)替代，只要能实现FPGA在此装置中的功能即可。
[0055]大容量数据存储器240可以是同步动态随机存储器(SDRAM)、双倍速率同步动态随机存储器(DDR SDRAM)、四倍速率同步动态随机存储器(DDR2SDRAM)、八倍速率同步动态随机存储器(DDR3SDRAM)或铁电存储器(FRAM)。[0056]USB3.0桥接芯片250用于对回波信号按照USB3.0总线协议进行编码解码处理。本实施例中，采用USB3.0桥接芯片250的Slave FIFO工作模式。该USB3.0桥接芯片250内部有一个缓冲空间，这个缓冲空间可视为一个FIFO，对应的USB3.0桥接芯片接口如标准FIFO的功能端口。FPGA向上位机300发送数据时，像写入FIFO —样将数据写入USB3.0桥接芯片250，然后由USB3.0桥接芯片250按照USB3.0总线协议通过USB3.0线缆传输给上位机300。同样，FPGA接收上位机300的数据时，只需像读取FIFO —样从USB3.0桥接芯片250的接口读取到FPGA即可，此时数据已经由USB3.0桥接芯片250解码完成。
[0057]USB3.0 是由 Intel、微软、惠普、德州仪器、NEC、ST-NXP 等组成的 USB3.0PromoterGroup制定的USB3.0标准接口。该USB3.0接口的实际传输速率大约是3.2Gbps (即400MByte/s)，理论上的最高速率是5.0Gbps (即625MByte/s)。USB3.0引入全双工数据传输，5根线路中2根用于发送数据，另2根用于接收数据，还有I根是地线，即USB3.0进而同步全速地进行读写操作。USB3.0采用中断驱动协议，在有中断请求数据传输之前，待机设备并不耗电，即支持待机、休眠和暂停等状态。
[0058]上位机300可为计算机。
[0059]此外，上述基于USB3.0的超声数据处理及传输装置还包括软件程序部分。该软件程序部分主要是应用程序和驱动程序。该应用程序可通过文件系统的API函数与驱动程序中的设备进行通信。该驱动程序主要是USB3.0桥接芯片的固件程序。为此，可在开启上位机时，自动将固件程序下载至USB3.0桥接芯片中。
[0060]上述基于USB3.0的超声数据处理及传输装置，采用现场可编程逻辑门阵列处理数据，因采用并行处理的工作方式使得数字信号处理的效率非常高，且现场可编程逻辑门阵列所需的外围器件数量减少，降低了成本，采用USB3.0桥接芯片可提高数据传输的速度，采用大容量数据存储器可快速缓存数据，保证数据传输效率。
[0061]另外，前端信号调理电路对回波信号进行放大，使得回波信号被放大，防止数据丢失；缓冲控制单元采用两个FIF0，一个负责写入，一个负责读取，保证了能连续完整的进行读写操作。
[0062]如图6所示，为一个实施例中基于USB3.0的超声数据处理及传输方法的流程图。该基于USB3.0的超声数据处理及传输方法，包括以下步骤:
[0063]步骤610，初始化步骤，通过现场可编程门阵列初始化大容量数据存储器和USB3.0桥接芯片的工作参数及状态。
[0064]步骤620，读写步骤，通过前端信号调理电路对超声探头接收的回波信号进行放大处理，再经模数转换器将放大处理的回波信号进行模数转换处理，通过该现场可编程门阵列将模数转换的回波信号进行处理并暂存于该大容量数据存储器中，以及该现场可编程门阵列读取该大容量数据存储器中的回波信号，并将该回波信号传输给该USB3.0桥接芯片。
[0065]该现场可编程门阵列包括采集控制单元、数据处理单元、缓冲控制单元和传输控制单元。
[0066]如图7所示，该读写步骤包括:
[0067]步骤622，该采集控制单元同步超声探头、前端信号调理电路、模数转换器的时序。
[0068]步骤624，该数据处理单元对模数转换后的回波信号进行数字信号处理。
[0069]具体的，该数据处理单元对经模数转换后的回波信号进行数字信号处理的步骤中，该数字信号处理包括:将经模数转换后的数据进行数字滤波、增益补偿、包络提取和数据编码处理；或者将经模数转换后的数据进行数字滤波、积分解调、快速傅里叶变换和数据编码处理。
[0070]步骤626，该缓冲控制单元将处理后的回波信号按工作时序暂存于该大容量存储器中，以及从该大容量数据存储器内读取该回波信号。
[0071]具体的，该缓冲控制单元包括一个数据读写控制器和两个先入先出队列，该两个先入先出队列中其中一个与数据处理单元相连，该数据读写控制器分别与该两个先入先出队列相连，该两个先入先出队列中其中一个与数据处理单元相连，另一个与该传输控制单元相连。
[0072]该数据读写控制器将该数据单元处理后的回波信号通过一个先入先出队列写入该大容量数据存储器中，以及通过另一个先入先出队列读取该大容量存储器中的回波信号，并将读取的回波信号传输给该传输控制单元。
[0073]步骤628，该传输控制单元将从该大容量数据存储器内读取的数据传输给该USB3.0桥接芯片。
[0074]此外，该现场可编程门阵列还可包括时钟管理单元，由时钟管理单元管理所需各个频率的时钟信号。
[0075]步骤630，传输步骤，该USB3.0桥接芯片将该回波信号传输给上位机。
[0076]具体的，该上位机为计算机。
[0077]以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
【权利要求】
1.一种基于USB3.0的超声数据处理及传输装置，其设置在超声探头与上位机之间，所述超声探头用于发射超声信号和接收根据所述超声信号反馈的回波信号；其特征在于，所述基于USB3.0的超声数据处理及传输装置包括:前端信号调理电路、模数转换器、现场可编程门阵列、大容量数据存储器及USB3.0桥接芯片；所述前端信号调理电路与所述超声探头相连，用于对所述回波信号进行放大处理；所述模数转换器与所述前端信号调理电路相连，用于将放大处理的回波信号进行模数转换处理；所述现场可编程门阵列分别与所述大容量数据存储器和USB3.0桥接芯片相连；所述现场可编程门阵列用于控制所述超声探头发射超声信号，采集并处理所述经模数转换后的回波信号，并将所述回波信号暂存于所述大容量数据存储器，以及从所述大容量数据存储器中读取所述回波信号传输给所述USB3.0桥接芯片；以及所述USB3.0桥接芯片用于接收所述回波信号，并将所述回波信号传输给所述上位机。
2.如权利要求1所述的基于USB3.0的超声数据处理及传输装置，其特征在于，所述现场可编程门阵列包括: 采集控制单元，用于同步所述超声探头、前端信号调理电路、模数转换器的时序； 与所述模数转换器相连的数据处理单元，用于对经模数转化后的回波信号进行数字信号处理； 与所述数据处理单元和大容量数据存储器分别相连的缓冲控制单元，用于控制对所述大容量数据存储器的读写操作； 与所述缓冲控制单元和USB3.0桥接芯片分别相连的传输控制单元，用于将读取的回波信号通过所述USB3.0桥接芯片传输给所述上位机； 时钟管理单元，用于管理所需各个频率的时钟信号。
3.如权利要求2所.述的基于USB3.0的超声数据处理及传输装置，其特征在于，所述缓冲控制单元包括一个数据读写控制器和两个先入先出队列，所述数据读写控制器分别与所述两个先入先出队列相连，所述两个先入先出队列中其中一个与数据处理单元相连，另一个与所述传输控制单元相连。
4.如权利要求2所述的基于USB3.0的超声数据处理及传输装置，其特征在于，所述数据处理单元对所述经模数转换后的回波信号进行数字信号处理，包括数字滤波、增益补偿、提取包络和数据编码处理，或者包括数字滤波、积分解调、快速傅里叶变换和数据编码处理。
5.一种超声诊断系统，包括超声探头和上位机，其特征在于，还包括如权利要求1至4中任一项所述的基于USB3.0的超声数据处理及传输装置，所述基于USB3.0的超声数据处理及传输装置设置在所述超声探头和上位机之间。
6.一种基于USB3.0的超声数据处理及传输方法，其特征在于，包括以下步骤: 初始化步骤，通过现场可编程门阵列初始化大容量数据存储器和USB3.0桥接芯片的工作参数及状态； 读写步骤，通过前端信号调理电路对超声探头接收的回波信号进行放大处理，再经模数转换器将放大处理的回波信号进行模数转换处理，通过所述现场可编程门阵列将模数转换后的回波信号进行处理并暂存于所述大容量数据存储器中，以及所述现场可编程门阵列读取所述大容量数据存储器中的回波信号，并将所述回波信号传输给所述USB3.0桥接芯片；以及 传输步骤，所述USB3.0桥接芯片将所述回波信号传输给上位机。
7.如权利要求6所述的基于USB3.0的超声数据处理及传输方法，其特征在于，所述现场可编程门阵列包括采集控制单元、数据处理单元、缓冲控制单元和传输控制单元； 所述读写步骤包括: 所述采集控制单元同步所述超声探头、前端信号调理电路、模数转换器的时序； 所述数据处理单元对模数转换后的回波信号进行数字信号处理； 所述缓冲控制单元将处理后的回波信号按工作时序暂存于所述大容量存储器中，以及从所述大容量数据存储器内读取所述回波信号；以及 所述传输控制单元将从所述大容量数据存储器内读取的数据传输给所述USB3.0桥接
8.如权利要求7所述的基于USB3.0的超声数据处理及传输方法，其特征在于，所述数据处理单元对读取到的回波信号进行数字信号处理的步骤中，所述数字信号处理包括:将经模数转换后的回波信号进行数字滤波、增益补偿、包络提取和数据编码处理；或者将经模数转换后的回波信号进行数字滤波、积分解调、快速傅里叶变换和数据编码处理。
9.如权利要求7所述.的基于USB3.0的超声数据处理及传输方法，其特征在于，所述缓冲控制单元包括一个数据读写控制器和两个先入先出队列，所述两个先入先出队列中其中一个与数据处理单元相连，所述数据读写控制器分别与所述两个先入先出队列相连，所述两个先入先出队列中其中一个与数据处理单元相连，另一个与所述传输控制单元相连； 所述数据读写控制器将所述数据单元处理后的回波信号通过一个先入先出队列写入所述大容量数据存储器中，以及通过另一个先入先出队列读取所述大容量存储器中的回波信号，并将读取的回波信号传输给所述传输控制单元。
【文档编号】G06F13/40GK103473201SQ201310390542
【公开日】2013年12月25日 申请日期:2013年8月30日 优先权日:2013年8月30日
【发明者】邱维宝, 牟培田, 吴米龙, 郑海荣 申请人:深圳先进技术研究院