一种对复数信道矩阵的svd分解方法
【专利摘要】本发明公开了一种适合于硬件实现的复数信道信道矩阵SVD分解方法。在多输入多输出（MIMO）无线通信系统中，信道矩阵是复数矩阵，一种常见的预编码方法是对信道矩阵进行SVD分解。复数矩阵在求SVD分解时涉及到大量的角度运算，这在实际硬件中复杂度很高，会消耗大量的资源。本发明提出一种简化算法，使用各种三角恒等式的推导将三角函数变成了矩阵中元素实部与虚部值的函数。用少量的乘、除法和开平方的等基本运算代替了大量的求三角函数的工作。
【专利说明】—种对复数信道矩阵的SVD分解方法
【技术领域】
[0001]本发明属于多输入多输出(MIMO)无线通信【技术领域】，具体涉及到对复数信道矩阵进行SVD分解的实现方法。
【背景技术】
[0002]近年来，预编码技术在MIMO通信系统中成为研究的热点。在预编码技术中，接收端将估计出的信道状态信息(CSI)通过反馈信道反馈给发射机，发射机对信道信息进行处理得到预编码矩阵，用以对信息进行预处理，可以简化接收机的设计，同时能提供满空间分集，从而增加接收机上的信噪比(SNR)。
[0003]Yue Wang, Kevin Cunningham and Prawat Nagvajara 在 Singular ValueDecomposition Hardware for MIMO:State of the Art and Custom Design 一文中总结了一种经典的2 X 2复数矩阵SVD分解的方法，并指出，只要将该2 X 2基本模块进行并行迭代运算就能计算出更高阶方阵的复数SVD分解。经过仿真验证，该方法性能优异，输出结果与Matlab结果误差不超过2%。然而，该方法涉及到大量的三角函数运算，在实际硬件上实现时计算量巨大，仅2X2子模块就要消耗数十个CORDIC IP核。
[0004]FPGA (Filed-Programmable Gate Array),即现场可编程门阵列，作为专用集成电路领域的一种半定制电路，即解决了定制电路的不足，而且克服了可编程器件门电路数太少的缺点。利用FPGA实现MMO通信系统，具有快速低延迟以及低功耗等特性。但是基于SVD分解的预编码算法需要花费大量的逻辑资源，而FPGA的资源是有限的，因此寻求低复杂度和高效准确的算法是非常有必要的。
【发明内容】
[0005]针对【背景技术】中提出的问题，本发明提出了一种针对2 X 2复数矩阵SVD分解子模块的优化算法，包括如下步骤:
[0006](I)对2 X 2复数矩阵H进行一次双边酉变换，得到矩阵V1 ；
[0007](2)对步骤(1)的结果进行一次双边Jacobi旋转，得到矩阵V2和R ;
[0008](3)从步骤(2)的结果R得到两个幅角，从而得到矩阵V3
[0009](4)对步骤(2)的结果R中的幅值X、Z、W进行一系列三角恒等变换，计算出
【权利要求】
1.一种对复数信道矩阵的SVD分解方法，其中，所述复数信道矩阵为2 X 2复数矩阵H，所述方法包括以下步骤: (1)对2X 2复数矩阵H进行一次双边酉变换，得到矩阵V1 ； (2)对步骤(1)的结果进行一次双边Jacobi旋转，得到矩阵V2和R; (3)从步骤(2)的结果R得到两个幅角，从而得到矩阵V3； (4)对步骤(2)的结果R中的幅值X、Z、W进行一系列三角恒等变换，计算出
【文档编号】G06F17/15GK103532890SQ201310522665
【公开日】2014年1月22日 申请日期:2013年10月29日 优先权日:2013年10月29日
【发明者】俞菲, 林翰, 缪小龙, 巴特尔, 黄永明, 杨绿溪 申请人:东南大学