数据存储系统以及其管理方法【专利摘要】本发明公开一种数据存储系统以及其管理方法。该管理方法适用于一数据存储装置，其中该数据存储装置经由一总线耦接至一主机装置，该管理方法包括：判定该数据存储装置需要使用该主机装置的一第一暂存存储器以存取该数据存储装置的一第二暂存存储器的数据；根据上述判定，经由该总线对该主机装置发送一装置总线主控(Device?Bus?Master，DBM)请求讯息以请求该总线上数据传输的一控制权；响应于该装置总线主控请求讯息，检测该总线以判断是否从该主机装置接收一第一装置总线主控允许讯息；以及如果收到该第一装置总线主控允许讯息，则对该主机装置的该第一暂存存储器进行存取。【专利说明】数据存储系统以及其管理方法【
技术领域：
】[0001]本发明涉及一种快闪存储器，特别涉及一种适用于快闪存储器的管理方法以及其数据存储系统。【
背景技术：
】[0002]快闪存储器是一种电子抹除式可编程只读存储器，允许在操作中被多次抹除或写入，应用于存储卡或随身碟等装置。快闪存储器通常会包含多种管理表，暂存于快闪存储器的一随机存取存储器(RandomAccessMemory,下称RAM)中,便于在对该快闪存储器进行存取操作的过程中，对这些管理表进行查找及实时更新。这些管理表包括逻辑对应物理地址表(logical-to-physicaladdressmappingtable),其用于记录以及管理数据存放的逻辑位置和物理地址对应关系；坏块表(badblocktable)，其用于记录该快闪存储器中已经损坏的区块；等等。除了多种管理表之外，快闪存储器的RAM还暂存对该快闪存储器进行存取时的数据。[0003]由于快闪存储器的RAM的空间有限，其缓存的管理表以及数据大小也受到限制。随着快闪存储器的存储空间越来越大，需要缓存的管理表以及数据的数据量也越来越大。单纯采用更大存储容量RAM的方式会导致产品成本和体积大大增加。因此需要一种存储器管理方法，用于在不增加产品成本及体积的前提下，增加用于缓存的管理表及数据的存储器空间，并在所有传输状况下都可以控制以及管理缓存的管理表以及暂存的数据。【
发明内容】[0004]基于上述目的，本发明实施例公开了一种管理方法，适用于一数据存储装置，其中该数据存储装置经由一总线耦接至一主机装置，该管理方法包括:判定该数据存储装置需要使用该主机装置的一第一暂存存储器以存取该数据存储装置的一第二暂存存储器的数据；根据上述判定，经由该总线对该主机装置发送一装置总线主控(DeviceBusMaster,DBM)请求讯息以请求该总线上数据传输的一控制权；响应于该装置总线主控请求讯息，检测该总线以判断是否从该主机装置接收一第一装置总线主控允许讯息；以及如果收到该第一装置总线主控允许讯息，则对该主机装置的该第一暂存存储器进行存取。[0005]本发明实施例另外公开了数据存储系统，包括一数据存储装置以及一主机装置。该主机装置经由一总线耦接至该数据存储装置。该数据存储装置包括一存储装置控制器以及一存储装置收发器。该存储装置控制器判定该数据存储装置需要使用该主机装置的一第一暂存存储器以存取该数据存储装置的一第二暂存存储器的数据。该存储装置收发器耦接该存储装置控制器，根据上述判定，经由该总线对该主机装置发送一装置总线主控(DeviceBusMaster,DBM)请求讯息以请求该总线上数据传输的一控制权。该主机装置包括一主机控制器，检测到该装置总线主控请求讯息后，经由该总线发出一第一装置总线主控允许讯息。该存储装置控制器检测该总线以判断是否从该主机装置接收该第一装置总线主控允许讯息，如果该存储装置控制器收到该第一装置总线主控允许讯息，对该主机装置的该第一暂存存储器进行存取。[0006]本发明公开的数据存储系统以及其管理方法可以在数据存储装置和主机装置连线间的任何阶段，包括闲置状态、写入传输状态或是读取传输状态进行的情况下，只要判定需要使用主机装置的暂存存储器暂存数据或管理表，数据存储装置就可以即时发出装置总线主控(devicebusmaster,以下称为DBM)请求讯息至主机装置,对主机装置请求总线上数据传输的控制权。一旦主机装置允许数据传输的控制权，数据存储装置即可自由存取主机装置的暂存存储器。【专利附图】【附图说明】[0007]图1是显示本发明实施例中一种数据存储系统I的区块图；[0008]图2是显示本发明实施例中一种正常写入传输模式的时序图；[0009]图3是显示本发明实施例中一种正常读取传输模式的时序图；[0010]图4是显示本发明实施例中一种在正常写入传输模式下请求总线主控方法的时序图；[0011]图5是显示本发明实施例中一种在正常读取传输模式下请求总线主控方法的时序图；[0012]图6是显示本发明实施例中一种在闲置模式下请求总线主控方法的时序图；[0013]图7是显示本发明实施例中一种解除请求总线主控方法的时序图；[0014]图8是显示本发明实施例中另一种请求总线主控方法的时序图；[0015]图9是显示本发明实施例中另一种请求总线主控方法的时序图；[0016]图10是显示本发明实施例中另一种请求总线主控方法的时序图；[0017]图11是显示本发明实施例另一种在获得总线主控后针对写入错误的管理方法的时序图；[0018]图12是显示本发明实施例中另一种在获得总线主控后针对写入错误的管理方法的时序图；以及[0019]图13是显示本发明实施例中一种数据存储系统的管理方法13的流程图。[0020]【符号说明】[0021]10~数据存储装置；[0022]100~存储装置收发器；[0023]102~存储装置控制器；[0024]104~快闪存储器；[0025]106~暂存存储器；[0026]12~主机装置；[0027]13~总线；[0028]120~主机装置收发器；[0029]122~主机装置控制器；[0030]124~暂存存储器；[0031]CLK~时钟信号线；[0032]DS~数据闪动信号线；[0033]CMD?指令信号线；[0034]DAT?数据信号线；[0035]200?指令讯息；[0036]202?回应讯息；[0037]220、224?数据讯息；[0038]222、226?验证状态讯息；[0039]240、242?数据快闪讯息；[0040]Tbsyl、Tbsy2?忙碌期间；[0041]Tblkl、Tblk2?区块空闲期间；[0042]TpBM—reql、TpBM—req2、TpBM—req3、TpBM—req4闲直期间，[0043]300?指令讯息；[0044]303?回应讯息；[0045]320、322?数据讯息；[0046]340、342?数据快闪讯息；[0047]400、408?数据讯息；[0048]402,410?验证状态讯息；[0049]404?DBM数据讯息；[0050]406?DBM验证状态讯息；[0051]420?DBM允许讯息；[0052]422?DBM回应讯息；[0053]442?DBM请求讯息；[0054]440、444、446?数据快闪讯息；[0055]500?指令讯息；[0056]502?回应讯息；[0057]504?DBM允许讯息；[0058]506?DBM回应讯息；[0059]520?DBM数据讯息；[0060]522?DBM验证状态讯息；[0061]524?数据讯息；[0062]540?DBM请求讯息；[0063]542、544?数据快闪讯息；[0064]600?DBM请求讯息[0065]602?数据快闪讯息[0066]622?DBM允许讯息；[0067]622?DBM回应讯息；[0068]640?DBM数据讯息；[0069]644?DBM验证状态讯息；[0070]720?DBM请求讯息[0071]722?数据快闪讯息[0072]700?指令讯息；[0073]702?回应讯息；[0074]740?数据讯息；[0075]840?DBM请求讯息[0076]842、844?数据快闪讯息[0077]800?指令讯息；[0078]802?回应讯息；[0079]804?DBM允许讯息；[0080]806?DBM回应讯息；[0081]820?DBM数据讯息；[0082]822?DBM验证状态讯息；[0083]824?数据讯息；[0084]940?DBM请求讯息[0085]942、944?数据快闪讯息[0086]900?DBM允许讯息(TID=O);[0087]902?DBM回应讯息(TID=O);[0088]904?DBM允许讯息(TID=I);[0089]906?DBM回应讯息(TID=I);[0090]920、924?DBM数据讯息；[0091]922、926?DBM验证状态讯息；[0092]1040?DBM请求讯息[0093]1042、1044?数据快闪讯息[0094]1000?DBM允许讯息(TID=O);[0095]1002?DBM回应讯息(TID=O);[0096]1004?DBM允许讯息(TID=I);[0097]1006?DBM回应讯息(TID=I);[0098]1020、1024?DBM数据讯息；[0099]1140?DBM请求讯息[0100]1142、1144、1146?数据快闪讯息[0101]1100、1108?DBM允许讯息(TID=O);[0102]1102、1110?DBM回应讯息(TID=O);[0103]1104?DBM允许讯息(TID=I);[0104]1106?DBM回应讯息(TID=I);[0105]1120、1124、1128?DBM数据讯息;[0106]1122、1126、1130?DBM验证状态讯息；[0107]1240?DBM请求讯息[0108]1242、1244?数据快闪讯息[0109]1200?DBM允许讯息(TID=O);[0110]1202?DBM回应讯息(TID=O);[0111]1204~DBM允许讯息(TID=O);[0112]1206~DBM回应讯息(TID=O);[0113]1220、1224~DBM数据讯息；以及[0114]S1300,S1302,…，S1310~步骤。【具体实施方式】[0115]以下说明目前实施本发明的优选实施方式，其用以举例说明本发明的主要技术原贝U，并非用以限定本发明的范围。本发明的范围需视所附权利要求书来界定。[0116]以下公开书中提到的数据存储装置包括控制器、非易失性存储器以及快闪存储器。上述数据存储装置为一种可移除快闪存储装置或是嵌入式快闪存储装置，包括通用串行总线(UniversalSerialBus,下称USB)快闪随身碟或存储卡、安全数字存储卡(SecureDigitalSDcard)、microSD存储卡、miniSD存储卡、MultiMediaCard(下称MMC)存储卡、嵌入式MMC(eMultiMediaCardcard,下称eMMC卡)存储卡以及CF存储卡(CompactFlashcard)。[0117]图1是显示本发明实施例中一种数据存储系统I的区块图，包括数据存储装置10和主机装置12，两者间以总线13连接。数据存储系统I可以是手机、个人数字助理、平板计算机、手提计算机、个人计算机、掌上游戏机、数字相机、消费者电子装置或其他计算机装置。在其中一个实施例中，数据存储装置10为eMMC卡并且主机装置12为处理器芯片。eMMC卡和主机装置12间的沟通信号符合JEDECeMMC规范或之后更高的规范版本。连接数据存储装置10和主机装置12的eMMC总线13包括时钟信号线CLK、数据闪动信号线DS(DataStrobe)、指令信号线CMD、数据信号线DAT、电源信号线(未图示)以及重置信号线(未图示)，其中时钟信号线CLK包括I条信号线、数据闪动信号线DS包括I条信号线、指令信号线CMD包括I条信号线、数据信号线DAT包括8条信号线、电源信号线包括2条信号线以及重置信号线包括I条信号线。[0118]数据存储装置10和主机装置12内部分别具有暂存存储器106和124。当数据存储装置10和主机装置12间有正在进行的连线时，数据存储装置10不但可使用其内部的暂存存储器106，也可使用主机装置12内部的暂存存储器124进行数据暂存运作，这里的暂存的数据包括例如逻辑对应物理地址表等管理表及数据，即数据存储装置10可使用的暂存存储器空间可延伸到主机装置12的内部存储器，在主机装置12的暂存存储器124暂存数据以及管理表。数据存储装置10可动态利用主机装置12的内部存储器124来缓存本来需要缓存在本地存储器106的数据以及管理表。[0119]在数据存储装置10和主机装置12连线间的任何阶段，包括读取阶段、写入阶段以及闲置阶段，只要判定需要使用主机装置12的暂存存储器124暂存数据或管理表，数据存储装置10就可以即时发出装置总线主控(devicebusmaster,以下称为DBM)请求讯息至主机装置12，对主机装置12请求总线13上数据传输的控制权。一旦主机装置12允许数据传输的控制权，数据存储装置10即可自由存取主机装置12的暂存存储器124。上述DBM请求讯息具有最高的处理优先顺序，高于读取程序、写入程序或是闲置程序。当正在进行正常读取或写入程序中，一旦主机装置12收到DBM请求讯息即会暂停目前正在进行中的读取或写入程序并尽快回应该请求。而在DBM请求的数据服务完成后，主机装置12可继续进行暂停的读取或写入程序。在整个DBM的服务程序中主机装置12都可知道正在进行的动作，并且不会有其他中断程序打断DBM服务程序。但本发明对总线13的具体规格并不作限制，只要具备可在正常数据传输过程中由数据存储装置10向主机装置12发出DBM请求讯息的信号线即可。[0120]数据存储装置10包括存储装置收发器100、存储装置控制器102、快闪存储器104以及暂存存储器106。存储装置控制器102耦接存储装置收发器100、快闪存储器104以及暂存存储器106。快闪存储器104可包括一或多个快闪存储器，存储装置控制器102可将存取数据的管理信息以管理表形式存在暂存存储器106中，并于存取快闪存储器104内的数据时通过管理表而存取正确的物理地址。暂存存储器106可以是RAM，其可存储数据存储装置10的管理表或是数据存取处理中所需的暂存数据。存储装置控制器102也可使用DBM服务程序存取主机装置12的内部暂存存储器(存储空间)124。存储装置收发器100用于和主机装置12进行数据传输。[0121]主机装置12包括主机装置收发器120、主机装置控制器122以及暂存存储器124。主机装置控制器122可存取存储在暂存存储器124的程序代码以及数据。暂存存储器124可以是RAM，其可存储主机装置控制器122要执行的程序代码、暂存数据、以及数据存储装置10的管理表和暂存数据。在一实施例中，暂存存储器124为该主机装置12的主存储器(hostmemory).主机装置控制器122耦接主机装置收发器120以及暂存存储器124。主机装置收发器120用于和数据存储装置10进行数据传输。[0122]在正常写入以及读取程序中，主机装置12用于将正常数据写入数据存储装置10以及从数据存储装置10读取正常数据，详细动作如图2和图3所示。图2是显示本发明实施例中一种正常写入程序的时序图，其中只显示数据闪动信号线DS、指令信号线CMD和数据信号线DAT。此后图中所示的DAT皆仅示出数据信号线DAT中的DAT[O]波形。其他未显示的时钟信号线CLK上信号会以固定时钟周期切换，电源信号线持续供给数据存储装置10电源，重置信号线的信号在需要重置数据存储装置10才会动作。[0123]在正常写入程序中，首先主机装置12会发出写入指令200，而数据存储装置10会响应收到的写入指令200回复回应指令202给主机装置12，表示已收到写入指令200并准备好从主机装置12接收写入数据。主机装置12收到回应指令202后会将正常写入数据以数据讯息220的形式传送给数据存储装置10，该数据讯息220可将写入数据封装为一数据分组(datapacket)的形式,其包括起始位S、写入数据DAT、数据验证码例如循环冗余校验码(Cyclicredundancycheck,下称CRC)和结束位E。数据存储装置10收到数据讯息220通过CRC进行验证，并将验证结果以验证状态讯息222回传给主机装置12，并同时传送切换(toggling)的数据闪动信号240以提示主机装置12开始接收验证状态讯息222，其中验证状态讯息222包括起始位S、验证结果CRC状态及结束位E。举例而言，验证结果CRC状态为010，表示CRC验证数据无误；验证结果CRC状态为101，表示CRC验证数据有错。验证结果CRC状态在数据信号线DAT[O]上序列传输，但本发明不限于此。如果是写入数据不只一笔，则主机装置12会另发下个数据讯息224给数据存储装置10并由数据存储装置10收到相应的验证状态讯息226。[0124]如图2所示，主机装置12发送写入指令200之前，会有一段闲置期间Tdbm_;在正常写入程序之中，主机装置12也不会一直被占用，在主机装置12接收完回应指令202之后直至传送第一笔数据讯息220之前，也存在一段闲置期间Tdbm;在主机装置12接收完一笔数据讯息的验证状态讯息(222)后直至传送下一笔数据讯息(224)之前，也会有一段闲置期间(如图2中的TDBM_req3及TDBM_req4)。在上述闲置期间TDBM_reqlTDBM_req4，主机装置12不发送或接收任何数据或指令而闲置，可检测到数据存储装置10传送的DBM请求，进而进行DBM服务程序。[0125]以闲置期间TDBM—为例，闲置期间TDBM—包括忙碌期间(busyperiod)Tbsyl和区块空闲期间(blockgap)Tblkl。在数据存储装置10收到数据讯息220并回复验证状态讯息222之后，会需要一段时间处理写入数据DAT，因此无法接受其他指令或数据。这段数据存储装置10无法接受其他指令或数据的时间称为忙碌期间(busyperiod)Tbsyl，数据存储装置10会拉低数据信号线DAT表示处于忙碌期间Tbsyl，并再次拉高数据信号线DAT表示忙碌期间结束。忙碌期间结束到收到下一笔写入数据的空闲时间称为区块空闲期间Tblkl。主机装置12可在闲置期间Tdbm内，包括忙碌期间Tbsyl和区块空闲期间Tblkl，检测到数据存储装置10发送的DBM请求讯息，进而进行DBM服务程序。[0126]参考图3，其显示本发明实施例中一种正常读取程序的时序图。在正常读取程序中，首先主机装置12会发出读取指令300，其包括要读取的数据地址和长度等信息。数据存储装置10会响应收到的读取指令300回复回应指令302给主机装置12，表示已收到读取指令300并准备好发送读取数据至主机装置12。接着数据存储装置10会开始将正常读取数据以数据讯息320的形式发送给主机装置12，并同时在数据闪动信号线DS上传送切换(toggling)的数据闪动信号340以提示主机装置12开始接收所读取的数据讯息320的数据。该数据讯息320可将读取数据封装为一数据分组(datapacket)的形式，其包括起始位S、读取数据DAT、数据验证码例CRC和结束位E。主机装置12收到数据讯息320通过CRC进行验证。如果是读取数据不只一笔，则数据存储装置10会另发下个数据讯息322以及相应的数据闪动信号342给主机装置12。[0127]如图3所示，主机装置12发送读取指令300之前，会有一段闲置期间Tdbmmi1;在正常读取程序之中，主机装置12也不会一直被占用，在主机装置12接收完回应指令302之后直至接收第一笔数据讯息320之前，也存在一段闲置期间Tdbm;主机装置12在接收完一笔数据讯息(320)之后直至接收下一笔数据讯息(322)之前，也会有一段闲置期间(如图3中的TdBM—req3及TDBM—_)。在上述闲置期间TdbmreqlΤβΒΜ—req4，主机装置12不发送或接收任何数据或指令而闲置，可检测到数据存储装置10传送的DBM请求讯息，用以对主机装置12请求数据传输的控制权，进而进行DBM服务程序。例如在图3的例子中，以闲置期间Tdbmmi3为例，这样的闲置期间均为区块空闲期间。[0128]回到图1的实施例，在数据存储系统I开机后会先初始内部电路元件，主机装置12首先执行启动载入程序(bootloader)，用以设定数据存储装置10于暂存存储器124可存取的存储器范围。该可存取的存储器范围可以是暂存存储器124内的一部分存储器范围，并可由eMMC装置存储器基本地址(eMMCdevicememorybaseaddress)[63:0]加以定义。表格I列出主机装置12相关eMMC装置存储器基本地址的暂存器参数。[0129]【权利要求】1.一种管理方法，适用于一数据存储装置，其中该数据存储装置经由一总线耦接至一主机装置，该管理方法包括:判定该数据存储装置需要使用该主机装置的一第一暂存存储器以存取该数据存储装置的一第二暂存存储器的数据；根据上述判定，经由该总线对该主机装置发送一装置总线主控(DeviceBusMaster,DBM)请求讯息以请求该总线上数据传输的一控制权；响应于该装置总线主控请求讯息，检测该总线以判断是否从该主机装置接收一第一装置总线主控允许讯息；以及如果收到该第一装置总线主控允许讯息，则对该主机装置的该第一暂存存储器进行存取。2.如权利要求1所述的管理方法，其中，经由该总线对该主机装置发送该装置总线主控请求讯息的步骤包括:通过该总线的一数据闪动(strobe)信号线声明一数据闪动信号以发出该装置总线主控请求讯息。3.如权利要求1所述的管理方法，其中，当该主机装置对该数据存储装置进行读取或写入操作时，该主机装置在一空闲期间检测到该装置总线主控请求讯息。4.如权利要求3所述的管理方法，其中，该空闲期间包括该主机装置完成接收该数据存储装置发出的一正常回应指令之后直至传输一正常数据讯息之前的期间；该空闲期间还包括两笔正常数据讯息之间一区块空闲期间(blockgap)。5.如权利要求1所述的管理方法，还包括:在收到该第一装置总线主控允许讯息后，停止发送该装置总线主控请求讯息至该主机>j-Uρ?α装直。6.如权利要求1所述的管理方法，其中，对该主机装置的该第一暂存存储器进行的该存取步骤包括:传送一装置总线主控回应讯息至该主机装置；以及该装置总线主控回应讯息包括用于存取该主机装置的该第一暂存存储器的相关信息。7.如权利要求1所述的管理方法，还包括:如果该数据存储装置在收到该第一装置总线主控允许讯息之后需要撤回对该控制权的请求，则传送一装置总线主控回应讯息至该主机装置，其中该装置总线主控回应讯息中的相关信息均为O。8.如权利要求1所述的管理方法，还包括:如果该数据存储装置在收到该第一装置总线主控允许讯息之前需要撤回对该控制权的请求，则在收到该第一装置总线主控允许讯息之前停止发送该装置总线主控请求讯息。9.如权利要求1所述的管理方法，其中，对该主机装置的该第一暂存存储器进行的该存取步骤包括:从该主机装置接收一第一写入数据；验证该第一写入数据的正确性，并将一验证结果传至该主机装置；以及当该验证结果表明该第一写入数据错误时，该主机装置重新传送该第一装置总线主控允许讯息。10.如权利要求9所述的管理方法，其中，对该主机装置的该第一暂存存储器进行的该存取步骤还包括:当该验证结果表明该第一写入数据正确时，该主机装置传送一第二装置总线主控允许讯息以传输一第二写入数据。11.如权利要求1所述的管理方法，其中，对该主机装置的该第一暂存存储器进行的该存取步骤包括:传送一第一读取数据至该主机装置；以及当该主机装置验证该第一读取数据错误时，重新传送该第一装置总线主控允许讯息。12.如权利要求11所述的管理方法，其中，对该主机装置的该第一暂存存储器进行的该存取步骤还包括:当该主机装置验证该第一读取数据出正确时，该主机装置传送一第二装置总线主控允许讯息以读取一第二读取数据。13.一种数据存储系统，包括:一数据存储装置；以及一主机装置，经由一总线耦接至该数据存储装置，其中该数据存储装置还包括:一存储装置控制器，判定该数据存储装置需要使用该主机装置的一第一暂存存储器以存取该数据存储装置的一第二暂存存储器的数据；以及一存储装置收发器，耦接该存储装置控制器，根据上述判定，经由该总线对该主机装置发送一装置总线主控(DeviceBusMaster,DBM)请求讯息以请求该总线上数据传输的一控制权，其中该主机装置还包括:一主机控制器，检测到该装置总线主控请求讯息后，经由该总线发出一第一装置总线主控允许讯息；其中该存储装置控制器检测该总线以判断是否从该主机装置接收该第一装置总线主控允许讯息，如果该存储装置控制器收到该第一装置总线主控允许讯息，对该主机装置的该第一暂存存储器进行存取。14.如权利要求13所述的数据存储系统，其中该存储装置控制器通过该总线的一数据闪动(strobe)信号线声明一数据闪动(strobe)信号以发出该装置总线主控请求讯息。15.如权利要求13所述的数据存储系统，其中，当该主机装置对该数据存储装置进行读取或写入操作时，该主机控制器在一空闲期间检测到该装置总线主控请求讯息。16.如权利要求15所述的数据存储系统，其中，该空闲期间包括该主机装置完成接收该数据存储装置发出的一正常回应指令之后直至传输一正常数据讯息之前的期间；该空闲期间还包括两笔正常数据讯息之间一区块空闲期间(blockgap)。17.如权利要求13所述的数据存储系统，其中，在收到该第一装置总线主控允许讯息后，该存储装置控制器停止发送该装置总线主控请求讯息至该主机装置。18.如权利要求13所述的数据存储系统，其中:该存储装置收发器传送一装置总线主控回应讯息至该主机装置；以及该装置总线主控回应讯息包括用于存取该主机装置的该第一暂存存储器的相关信息。19.如权利要求13所述的数据存储系统，其中:该主机装置传输一第一写入数据，该存储装置控制器验证该第一写入数据的正确性，并将一验证结果传至该主机装置，以及当该验证结果表明该第一写入数据错误时，该主机控制器重新传送该第一装置总线主控允许讯息。20.如权利要求19所述的数据存储系统，其中当该验证结果表明该第一写入数据正确时，该主机控制器传送一第二装置总线主控允许讯息以传输一第二写入数据。21.如权利要求13所述的数据存储系统，其中:该存储装置收发器传送一第一读取数据至该主机装置，以及当该主机控制器验证该第一读取数据错误时，重新传送该第一装置总线主控允许讯息。22.如权利要求13所述的数据存储系统，其中，当该主机装置验证该第一读取数据出正确时，该主机控制器传送一第二装置总线主控允许讯息以读取一第二读取数据。23.如权利要求13所述的数据存储系统，其中，该数据存储装置的该第二暂存存储器的数据包括该数据存储装置的一快闪存储器的管理表及数据。【文档编号】G06F3/06GK103631534SQ201310560162【公开日】2014年3月12日申请日期:2013年11月12日优先权日:2013年11月12日【发明者】钟凌燕,惠志强,赖瑾申请人:上海兆芯集成电路有限公司