面向并行处理的容错方法及系统的制作方法
【专利摘要】本发明提出一种面向并行处理的容错方法及系统，其中方法包括以下步骤：设置滤波器线性运算的K条基本支路与L条冗余支路；接收处理数据，并将处理数据分成多个组；通过编码器对每组的K个数据进行编码，以生成K+L个编码数据；将K+L个编码数据的前K个编码数据和其余的L个编码数据分别通过K条基本支路和L条冗余支路进行运算，以获得K个基本数据和L个冗余数据；以及通过解码器对K个基本数据和L个冗余数据进行解码，并根据解码结果纠正错误支路，以生成K个容错数据。根据本发明实施例的方法，通过设置同一线性运算的多个基本支路和冗余支路，并通过冗余支路来保护基本支路的功能，从而减少了资源的消耗和开销，同时其操作简单容易使用。
【专利说明】面向并行处理的容错方法及系统
【技术领域】
[0001]本发明涉及网络【技术领域】，特别涉及一种面向并行处理的容错方法及系统。
【背景技术】
[0002]辐射会对数字信号处理器的运行造成影响，进而导致输出数据出现错误。例如，一些卫星上装载的数字信号处理设备，常会受到太空辐射的影响而导致信号处理出现错误。为了解决该问题出现了容错信号处理技术。
[0003]三模冗余(Triple Modular Redundancy,TMR)技术在福射环境下的容错信号处理中得到广泛应用。针对滤波器的容错设计来说，TMR使用三个相同的滤波模块对输入数据进行相同的滤波操作，并在输出端通过多数选择器决定最终的输出结果，完全消除了单支路故障对信号处理输出的影响。但是在三模冗余技术中，所有的运算、存储及功率资源消耗都增加到原来的三倍，这使得三模冗余技术在很多资源受限的应用中无法使用，例如，星载计算平台上的容错信号处理等。
【发明内容】
[0004]本发明的目的旨在至少解决上述的技术缺陷之一。
[0005]为此，本发明的一个目的在于提出一种面向并行处理的容错方法。所述容错方法具有功耗、开销和资源消耗少的优点。
[0006]本发明的另一目的在于提出一种面向并行处理的容错系统。
[0007]为达到上述目的，本发明一方面的实施例提出一种面向并行处理的容错方法，包括以下步骤:设置滤波器线性运算的K条基本支路与L条冗余支路，其中，K和L均为正整数；接收处理数据，并将所述处理数据分成多个组,其中，所述多个组的每组均由K个数据组成；通过所述编码器对所述每组的K个数据进行编码，以生成K+L个编码数据；将所述K+L个编码数据的前K个编码数据和其余的L个编码数据分别通过所述K条基本支路和L条冗余支路进行运算，以获得K个基本数据和L个冗余数据；以及通过解码器对所述K个基本数据和所述L个冗余数据进行解码，并根据解码结果纠正错误支路，以生成K个容错数据。
[0008]根据本发明实施例的方法，通过设置同一线性运算的多个基本支路和冗余支路，并通过冗余支路来保护基本支路的功能，从而减少了资源的消耗和开销，同时其操作简单容易使用。
[0009]在本发明的一个实施例中，所述根据解码结果纠正所述K条基本支路与所述L条冗余支路中的错误支路，以生成K个容错数据，进一步包括:根据解码结果判断错误支路；以及纠正所述错误支路，并根据纠正后的支路以生成K个容错数据。
[0010]在本发明的一个实施例中，所述错误支路为所述K条基本支路中的一路或多路支路。
[0011]在本发明的一个实施例中，所述K个基本数据和所述L个冗余数据通过如下公式获得，所述公式为
【权利要求】
1.一种面向并行处理的容错方法，其特征在于，包括以下步骤: 设置滤波器线性运算的K条基本支路与L条冗余支路，其中，K和L均为正整数； 接收处理数据,并将所述处理数据分成多个组,其中，所述多个组的每组均由K个数据组成； 通过所述编码器对所述每组的K个数据进行编码，以生成K+L个编码数据； 将所述K+L个编码数据的前K个编码数据和其余的L个编码数据分别通过所述K条基本支路和L条冗余支路进行运算，以获得K个基本数据和L个冗余数据；以及 通过解码器对所述K个基本数据和所述L个冗余数据进行解码，并根据解码结果纠正错误支路，以生成K个容错数据。
2.如权利要求1所述的面向并行处理的容错方法，其特征在于，所述根据解码结果纠正所述K条基本支路与所述L条冗余支路中的错误支路，以生成K个容错数据，进一步包括: 根据解码结果判断错误支路；以及 纠正所述错误支路，并根据纠正后的支路以生成K个容错数据。
3.如权利要求1所述的面向并行处理的容错方法，其特征在于，所述错误支路为所述K条基本支路中的一路或多路支路。
4.如权利要求1所述的面向并行处理的容错方法，其特征在于，所述K个基本数据和所述L个冗余数据通过如下公式获得，所述公式为， 其中，η为正整数，Xi为基本数据或冗余数据，h[l]为滤波器的冲激响应，I为正整数，i=l, 2，...，K+L。
5.一种面向并行处理的容错系统，其特征在于，包括: 设置模块，用于设置滤波器线性运算的K条基本支路与L条冗余支路，其中，K和L均为正整数； 接收模块，用于接收处理数据，并将所述处理数据分成多个组，其中，所述多个组的每组均由K个数据组成； 编码模块，用于通过所述编码器对所述每组的K个数据进行编码，以生成K+L个编码数据； 运算模块，用于将所述K+L个编码数据的前K个编码数据和其余的L个编码数据分别通过所述K条基本支路和L条冗余支路进行运算，以获得K个基本数据和L个冗余数据；以及 纠正模块，用于通过解码器对所述K个基本数据和所述L个冗余数据进行解码，并根据解码结果纠正错误支路，以生成K个容错数据。
6.如权利要求5所述的面向并行处理的容错系统，其特征在于，所述纠正模块，进一步包括: 解码单元，用于通过解码器对所述K个基本数据和所述L个冗余数据进行解码； 判断单元，用于根据解码结果判断错误支路；以及 容错单元，用于纠正所述错误支路，并根据纠正后的支路以生成K个容错数据。
7.如权利要求5所述的面向并行处理的容错系统，其特征在于，所述错误支路为所述K条基本支路中的一路或多路支路。
8.如权利要求5所述的面向并行处理的容错系统，其特征在于，所述K个基本数据和所述L个冗余数据通过如下公式获得，所述公式为，
【文档编号】G06F9/38GK103577162SQ201310586088
【公开日】2014年2月12日 申请日期:2013年11月19日 优先权日:2013年11月19日
【发明者】高镇, 付延超, 肖立民, 周春晖, 王京, 黄联芬 申请人:清华大学