基于dsp与fpga的多通道数据采集处理设备的制作方法
【专利摘要】本发明涉及一种基于DSP与FPGA的多通道数据采集处理设备，包括主机箱、数据接收设备，所述的主机箱包括数据输入模块、数据输出模块、DSP模块、FPGA模块，应用DSP与FPGA相结合的方式，每条通道相当于DSP外部总线上的一个地址，DSP芯片通过软件指令进行通道选择，FPGA芯片与每条通道实现硬件连接，通道的数据收发都是通过FPGA直接操作，FPGA为每条通道设定一个二级缓存缓冲区，由于FPGA的特性，每条通道与FPGA的通信是并行的，互不冲突，这样保证了在操作某一通道时其他通道的数据不会丢失，由于对数据的操作全部交由FPGA来进行，DSP通过软件指令制定相应通道编号，由FPGA负责切换至相应通道，实现对该通道的数据收发，这样DSP就可以专注于算法计算，节省了DSP资源，提高了算法计算的效率。
【专利说明】基于DSP与FPGA的多通道数据采集处理设备
【技术领域】
[0001]本发明涉及一种数据采集处理系统，特别涉及一种基于DSP与FPGA的多通道数据采集处理设备。
【背景技术】
[0002]现在，随着电子技术的发展，单一数据通道的系统已不能满足要求，随着电子系统的日益复杂，需要的数据通道越来越多，系统与外设之间进行多通道数据交换的情况也越来越多，多通道数据采集与处理需要软件协调，既要保证收发数据的实时准确，又要保证各个外设之间互不冲突，同时还要保证数据处理的效率。
[0003]需要解决的主要问题包括:
1、协调多个通道的数据交换，既要保证收发数据的实时准确，又要保证各个外设之间互不冲突。
[0004]2、为了节省资源提高计算效率，DSP主要工作是进行数据处理，实现补偿算法计算，并将计算结果输出。
【发明内容】
[0005]本发明的目的是结合DSP芯片与FPGA芯片进行多通道的数据采集，既要保证收发数据的实时准确，又要保证各个通道之间互不冲突，同时DSP对数据进行补偿计算，并将计
算结果输出。
[0006]为了实现上述目的，本发明采取的技术方案是:一种基于DSP与FPGA的多通道数据采集处理设备，其特征在于:包括主机箱、数据接收设备，所述的主机箱包括数据输入模块、数据输出模块、DSP模块、FPGA模块；
所述的FPGA模块的输入级与数据输入模块的输出级相连接，FPGA模块的输出级与数据输出模块的输入级相连接，FPGA模块的外部数据总线接口与DSP模块的外部数据总线接口相连接，每个外设定义一个外部地址，DSP通过EMIF外部总线接口轮询读取每个地址的数据即读出对应通道的数据，DSP通过EMIF向输出模块对应的地址写数据即将数据发送到输出模块。所述的数据输出模块的输出级与数据接收设备相连接。
[0007]本发明具有以下有益效果:应用DSP与FPGA相结合的方式，每条通道相当于DSP外部总线上的一个地址，DSP芯片通过软件指令进行通道选择，FPGA芯片与每条通道实现硬件连接，通道的数据收发都是通过FPGA直接操作，FPGA为每条通道设定一个二级缓存缓冲区，由于FPGA的特性，每条通道与FPGA的通信是并行的，互不冲突，这样保证了在操作某一通道时其他通道的数据不会丢失。由于对数据的操作全部交由FPGA来进行，DSP通过软件指令制定相应通道编号，由FPGA负责切换至相应通道，实现对该通道的数据收发，这样DSP就可以专注于算法计算，也就是节省了 DSP本身的资源，提高了算法计算的效率。
【专利附图】
【附图说明】[0008]图1是本发明基本原理图；
图2是本发明FPGA读取数据流程图；
图3是本发明DSP工作流程图；
图中:1.数据输入模块，2.数据输出模块，3.DSP模块，4.FPGA模块；【具体实施方式】 下面结合附图对本系统做进一步说明。
【具体实施方式】
[0009]如图1、2、3所示，基于DSP与FPGA的多通道数据采集处理设备，包括主机箱、数据接收设备，主机箱包括数据输入模块1、数据输出模块2、DSP模块3、FPGA模块4，FPGA模块4的输入级与数据输入模块I的输出级相连接，FPGA模块4的输出级与数据输出模块2的输入级相连接，FPGA模块4的外部数据总线接口与DSP模块3的外部数据总线接口相连接，数据输出模块2的输出级与数据接收设备相连接。
[0010]数据输入模块1、数据输出模块2包含电平转化芯片与磁藕隔离芯片。
[0011]FPGA模块4以FPGA芯片为主体，包含数据通道单元与外部数据总线接口单元。
[0012]DSP模块3以DSP芯片为主体，包含外部数据总线接口单元与数据补偿算法代码。
[0013]数据输入模块1、数据输出模块2包含的电平转化芯片与磁藕隔离芯片为若干个。
[0014]基于DSP与FPGA的多通道数据采集处理设备基本原理如下:
本系统四个数据通道连接到FPGA芯片的引脚，FPGA芯片判断有数据发送过来后将数据存入对应的二级缓冲区。FPGA芯片将时钟分频得到200Hz时钟信号连接到DSP的外部中断引脚作为工作的节拍时钟，FPGA芯片引脚连接到DSP芯片外部数据端口总线上，每个通道定义一个DSP芯片的外部地址，DSP芯片通过代码对外部地址进行读写即实现了操作对应通道。
[0015]另外，此系统有很强的扩展性:
由于所有通道都是连接FPGA芯片的引脚，只要保证FPGA芯片的资源足够，连接的通道可以外扩若干个直到满足实际要求。
[0016]FPGA芯片读取通道数据流程如图2，FPGA芯片为每个通道创建二级缓冲区，当接收到数据的时候首先将数据存入一级缓冲区，在一级缓冲区数据没被读取的情况下FPGA芯片将接收到的数据全部存入二级缓冲区，在二级缓冲区被读取时数据存入一级缓冲区，以此避免DSP芯片读取通道缓冲区的时候数据写不进缓冲区。
[0017]DSP芯片工作流程如图3，节拍时钟的上升沿触发DSP中断，DSP中断服务函数中接收标志位置位，DSP将通道I的地址写入地址总线，FPGA读取地址总线后将地址对应的缓冲区的数据写入数据总线供DSP读取，DSP以相同的流程依次读取通道I到通道4的数据，数据读取完后将数据进行补偿运算，运算结果写入输出模块对应的地址，将数据发送出去，最后接收标志位置零，等待下一次上升沿中断。
[0018]根据上述说明，结合本领域技术可实现本发明的方案。
【权利要求】
1.一种基于DSP与FPGA的多通道数据采集处理设备，其特征在于:包括主机箱、数据接收设备，所述的主机箱包括数据输入模块(I)、数据输出模块(2)、DSP模块(3)、FPGA模块(4)，所述的FPGA模块(4)的输入级与数据输入模块(I)的输出级相连接，FPGA模块(4)的输出级与数据输出模块(2)的输入级相连接，FPGA模块(4)的外部数据总线接口与DSP模块(3)的外部数据总线接口相连接，所述的数据输出模块(2)的输出级与数据接收设备相连接。
2.如权利要求1所述的基于DSP与FPGA的多通道数据采集处理设备，其特征在于:所述的数据输入模块(I)、数据输出模块(2)包含电平转化芯片与磁藕隔离芯片。
3.如权利要求1所述的基于DSP与FPGA的多通道数据采集处理设备，其特征在于:所述的FPGA模块(4)以FPGA芯片为主体，包含数据通道单元与外部数据总线接口单元。
4.如权利要求1所述的基于DSP与FPGA的多通道数据采集处理设备，其特征在于:所述的DSP模块(3)以DSP芯片为主体，包含外部数据总线接口单元与数据补偿算法代码。
5.如权利要求1所述的基于DSP与FPGA的多通道数据采集处理设备，其特征在于:所述的数据输入模块(I)、数据输出模块(2)包含的电平转化芯片与磁藕隔离芯片为若干个。
【文档编号】G06F17/40GK103617301SQ201310630789
【公开日】2014年3月5日 申请日期:2013年12月2日 优先权日:2013年12月2日
【发明者】邹建国, 赵丕阳, 燕栋, 邱惠昌, 杨新辉 申请人:天津光电通信技术有限公司