专利名称：硬件复位系统的制作方法
技术领域：
本实用新型属于嵌入式硬件系统设计领域，具体涉及一种硬件复位系统设计。
背景技术：
目前，在嵌入式硬件系统设计中为防止程序存在错误或恶劣环境干扰等因素导致系统死机，提高系统稳定性，都会采用看门狗，而看门狗分为两种:软件看门狗和硬件看门狗。软件看门狗最简单，但在可靠性方面不如硬件定时器，但硬件看门狗开销较大，尤其当MCU较多时。现有的解决方案是采用单独的硬件看门狗电路或芯片来实现，即每个MCU使用一个硬件看门狗，这样造成的问题是:增加了新的硬件和系统设计的复杂性，并且提高了系统设计的成本。
实用新型内容本实用新型的目的是为了解决现有的硬件看门狗存在的上述问题，提出了一种硬件复位系统。本实用新型的技术方案为:一种硬件复位系统，包括多个处理器单元以及和每个处理器单元相对应的处理器复位电路，其中，一个处理器单元与另外一个处理器单元通信，并与另外一个处理器单元相对应的处理器复位电路相连接用于监控另外一个处理器单元。本实用新型的有益效果:本实用新型的硬件复位系统通过一个处理器单元监控另外一个处理器单元，确保了系统不会死机，在提高系统稳定性的同时，简化了系统的设计，没有增加新的硬件，降低了系统的成本。
图1为本实用新 型的硬件复位系统结构示意图。
具体实施方式
以下结合附图和具体的实施例对本实用新型作进一步的阐述。本实用新型的硬件复位系统，包括多个处理器单元以及和每个处理器单元相对应的处理器复位电路，其中，一个处理器单元与另外一个处理器单元通信，并与另外一个处理器单元相对应的处理器复位电路相连接用于监控另外一个处理器单元。举例来说，整个系统有3个处理器单元:处理器单元1、处理器单元2和处理器单元3，3个处理器单元相对应的处理器复位电路为处理器复位电路1、处理器复位电路2和处理器复位电路3。本实用新型的系统可以通过如下的一种形式实现:处理器单元I与处理器单元3通信，并与处理器复位电路3相连接，用于监控处理器单元3 ;处理器单元3与处理器单元2通信，并与处理器复位电路2相连接，用于监控处理器单元2 ;处理器单元2与处理器单元I通信，并与处理器复位电路I相连接，用于监控处理器单元I。[0011]本实用新型的系统也可以通过如下的一种形式实现:处理器单元I与处理器单元2通信，并与处理器复位电路2相连接，用于监控处理器单元2 ;处理器单元2与处理器单元3通信，并与处理器复位电路3相连接，用于监控处理器单元3 ;处理器单元3与处理器单元I通信，并与处理器复位电路I相连接，用于监控处理器单元I。图1给出了两个处理器单元的实例，两个MCU (处理器单元)之间通过互相连接的4根线来达到互相监控对方系统的目的，确保系统不会死机，一个MCU作为另一个MCU的硬件看门狗，所设计的系统上只要有两个或两个以上的MCU即可使用此方案，这样每个MCU都能使用硬件看门狗。可以看出，本实用新型的硬件复位系统通过一个处理器单元监控另外一个处理器单元，确保了系统不会死机，在提高系统稳定性的同时，简化了系统的设计，没有增加新的硬件，降低了系统的成本。本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本实用新型的原理，应被理解为本实用新型的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本实用新型公开的这些技术启示做出各种不脱离本实用新型实质的其它各种具 体变形和组合，这些变形和组合仍然在本实用新型的保护范围内。
权利要求1.一种硬件复位系统，其特征在于，包括多个处理器单元以及和每个处理器单元相对应的处理器复位电路，其中，一个处理器单元与另外一个处理器单元通信，并与另外一个处理器单元相对应的处理器复位电路相连接用于监控另外一个处理器单元。
2.根据权利要 求1所述的硬件复位系统，其特征在于，所述的处理器单元的个数为2。
专利摘要本实用新型公开了一种硬件复位系统，包括多个处理器单元以及和每个处理器单元相对应的处理器复位电路，其中，一个处理器单元与另外一个处理器单元通信，并与另外一个处理器单元相对应的处理器复位电路相连接用于监控另外一个处理器单元。本实用新型的硬件复位系统通过一个处理器单元监控另外一个处理器单元，确保了系统不会死机，在提高系统稳定性的同时，简化了系统的设计，没有增加新的硬件，降低了系统的成本。
文档编号G06F11/00GK203133816SQ20132012024
公开日2013年8月14日 申请日期2013年3月18日 优先权日2013年3月18日
发明者辜斌, 曾志强, 张莉明 申请人:成都希盟科技有限公司