一种具有智能优化循环指令模块功能的自学习系统的制作方法
【专利摘要】本发明提供了一种具有智能优化循环指令模块功能的自学习系统，在原有处理器系统或微处理器系统内配置分层非易失性静态随机访问存储器(nvSRAM)和系统监测统计模块，所述分层非易失性静态随机访问存储器通过系统总线与处理器或微控制器相连。系统监测统计模块在系统关闭的时候，把一定时期内系统最频繁访问的具有一定循环次数和一定规模的循环指令模块存放在有多层存储空间的nvSRAM中。本发明的技术方案在保持系统高性能的基础上节省了大量访问功耗。
【专利说明】一种具有智能优化循环指令模块功能的自学习系统
【技术领域】
[0001]本发明属于半导体领域，涉及一种存储结构，尤其涉及一种具有智能优化循环指令模块功能的自学习系统。
【背景技术】
[0002]传统处理器系统设计中的中央处理器单元访问外部存储器的结构如图1所示，I是中央处理器，2是高速缓存存储器，3是主存储器，4是外部存储器。中央处理器通过系统总线访问高速缓存存储器，存放在外部存储器中的指令或数据，先导入到主存储器中，然后从主存储器导入到片上高速缓存存储器中，存在高速缓存存储器中的指令或数据再被中央处理器直接访问。在整个结构中，因为高速缓存存储器和主存储器是易失性存储器，所以在系统掉电后存放在里面的指令或数据就会全部丢失，因此在系统每次上电或者被唤醒时，指令或数据需要重新从外部存储器中导入到主存储器中，然后再导入到高速缓存存储器中，被中央处理器读取。指令或数据从外部存储器导入至高速缓存存储器中，会消耗大量的功耗，随着导入次数增多，功耗也逐渐增大。
[0003]图2是微控制器系统结构图，图中I是微控制器，2是嵌入式非易失性存储器，比如闪存(flash)等，微控制器通过系统总线访问非易失性存储器，所有的指令或数据都是存放在非易失性存储器中，微控制器可直接访问非易失性存储器中的指令或数据。存储在非易失性存储器中的指令或数据，在掉电后，不丢失，每次系统上电或者被唤醒时，微控制器可以直接从非易失性存储器中读取指令或数据，不需要像处理器系统那样重新从外部存储器导入指令或数据，节省了大量的功耗。但由于嵌入式非易失性存储器的数据读取访问速度远远低于静态随机访问存储器，比如处理器系统中的高速缓存模块，所以微控制器系统的运行速度远远低于处理器系统，只适用于特定应用环境，而不是实时高速系统。并且随着非易失性存储器的密度增大，微控制器在读取指令或数据时，读取速度也随之降低，同时也会导致读取指令或数据时产生的功耗也会相应的增大。
[0004]假如被中央处理器或者微控制器读取的指令模块是如图3的一种循环结构，如图所示指令开始执行经过功能模块A，到功能模块B，功能模块B中指令按照顺序依次执行模块L1、L2、L3、直至Ln，执行完Ln后根据判断条件可以返回LI重复执行多次，之后进入到功能丰吴块C中。执彳丁完功能I吴块C后进入到功能I吴块D,功能I吴块D中指令按照顺序依次执打模块Lll、L12、L13、直至Lln，执行完Lln后根据判断条件可以返回到功能模块D的LI I中重复执行，或者返回到功能模块B重复执行，或者接着执行后续的功能模块。循环执行的指令模块特征是虽然代码量有可能不是很大，但因为会被重复读取和执行，所以会被中央处理器或微控制器频繁地从存储器中调用，从而多次消耗相同的功耗。从逻辑上来说，中央处理器或微控制器访问循环指令模块中的各个单条指令消耗的能量要比读取其它非循环模块中的相同指令消耗的能量要大的多。
[0005]对于如图1的处理器系统来说，在读取如图3的循环结构的指令或数据时，当读取到功能模块A，功能模块A从外部存储器导入到主存储器，然后再导入到高速缓存存储器中，被中央处理器直接读取。紧接着开始读取功能模块B，功能模块B中的模块LI，L2，L3等，依次从外部存储器导入到主存储器，再导入到高速缓存存储器中。当读取到功能模块C时，假如功能模块C的代码量相对较大，其占用大量的片上高速缓存存储器的资源，所以当功能模块C被导入到高速缓存存储器中时，暂存在高速缓存存储器中的功能模块A和功能模块B会被功能模块C替换掉。当中央处理器在读取功能模块D时，因为功能模块C在高速环存储器中占用了大量的资源，所以再把功能模块D导入到高速缓存存储器时，部分功能模块C会被功能模块D取代。在执行完功能模块D后，假如系统判断出需要返回到功能模块B中重复执行，因为高速缓存存储器中暂存的没有功能模块B，所以功能模块B需要又一次从外部存储器中导入到高速缓存存储器中。依次类推，功能模块B，功能模块C和功能模块D都需要从外部存储器中重复导入到高速缓存器中多次。由此可见，处理器系统在读取循环结构的指令或数据时，因重复导入功能模块产生的功耗，随着循环(从LI到Lln)次数增多而增多。
[0006]对于如图2的微控制器系统来说，在读取如图3的循环结构的指令或数据时，当微控制器读取到功能模块A，功能模块A的代码被微控制器直接读取。紧接着开始读取功能模块B，功能模块B中的模块L1，L2，L3等，依次从非易失性存储器中取出被微控制器读取。功能模块B被执行完后，根据判断条件决定是否返回到功能模块B中重复执行，还是执行后续指令或数据。然后从非易失性存储器中读取功能模块C，当微控制器从非易失性存储器中读取完功能模块D后，系统根据条件判断是否需要返回到功能模块D中重复执行，还是返回到功能模块B中重复执行，或者是继续执行后续功能模块。因为嵌入式非易失性存储器中存储的不仅仅是A、B、C、D功能模块，可能需要存放别的大量功能模块数据，这就导致了嵌入式非易失性存储器的密度远大于A、B、C、D功能模块的存储大小。根据非易失性存储器的结构特性，随着非易失性存储器的密度增大，微控制器读取非易失性存储器中的数据或指令时，速度就会变慢，同时会产生更多的功耗。所以在微控制器读取存放在非易失性存储器中的功能模块A，功能模块B，功能模块C和功能模块D时，随着功能模块B，功能模块C和功能模块D被重复执行的次数增多，相对于从静态随机访问存储器(容量只存放B、C、D功能模块)中处理B、C、D功能模块产生的功耗也随之增大。
【发明内容】
[0007]有鉴于此，本发明配置分层非易失性静态随机访问存储器(nvSRAM)和系统监测统计模块，把一定时期内系统最频繁访问的具有一定循环次数和一定规模的循环指令模块存放在有多层存储空间的nvSRAM中，在保持系统高性能的基础上节省了大量访问功耗。
[0008]为达到上述目的，具体技术方案如下:
[0009]一种具有智能优化循环指令模块功能的自学习系统，包括处理器模块和存储器模块，所述处理器模块和存储器模块相连，还包括分层非易失性静态随机访问存储器和系统监测统计模块，所述分层非易失性静态随机访问存储器存储若干循环指令功能模块，并通过系统总线与所述处理器模块相连，所述系统监测统计模块记录所述处理器模块调用循环指令功能模块的情况。
[0010]优选的，所述系统监测统计模块中包括实时监测并记录模块，实时监测系统调用各个循环指令功能模块的情况并记录下来。[0011]优选的，所述系统监测统计模块中包括处理和排序模块，自动地根据所述记录下来的各个循环指令功能模块的情况对各个循环指令功能模块进行计算、处理和排序。
[0012]优选的，所述系统监测统计模块中包括定期存储模块，定期将所述计算、处理和排序的结果中的表征在一定时期内系统最频繁访问的具有一定循环次数和一定规模的η个循环指令功能模块存入所述分层非易失性静态随机访问存储器中。
[0013]优选的，所述循环指令的情况至少包括各个循环指令功能模块被系统调用执行的次数、各个循环指令功能模块的规模大小以及各个循环指令功能模块的循环次数。
[0014]优选的，所述定期的时间间隔由系统配置。
[0015]优选的，所述定期的时间间隔为一周、两周或三周。
[0016]优选的，所述η个循环指令功能模块的大小不大于所述分层非易失性静态随机访问存储器的容量。
[0017]优选的，所述处理器模块为中央处理器或微控制器。
[0018]优选的，所述存储器模块为相连的高速缓存存储器、主存储器和外部存储器或嵌入式非易失性存储器。
[0019]本发明优选系统监测统计模块由硬件电路、软件应用程序或者操作系统内核实现；当所有非易失性存储器层断电后，其可作为高速缓存存储器或者数据处理区用；在微控制器系统中，当所述分层非易失性静态随机访问存储器长时间工作时，把嵌入式非易失性存储器关断，进一步节省系统功耗。
[0020]相对于现有技术,本发明的技术方案把一定时期内系统最频繁访问的具有一定循环次数和一定规模的循环指令模块存放在有多层存储空间的nvSRAM中，在保持系统高性能的基础上节省了大量访问功耗。
【专利附图】
【附图说明】
[0021]构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中:
[0022]图1为传统处理器系统架构不意图；
[0023]图2为传统微控制器系统架构示意图；
[0024]图3为本发明实施例的循环指令及其功能模块的结构示意图；
[0025]图4为本发明实施例的处理器系统架构的示意图；
[0026]图5为本发明实施例的微控制器系统架构的示意图；
[0027]图6为本发明实施例的分层非易失性静态随机访问存储器立体架构示意图；
[0028]图7为分层非易失性静态随机访问存储器在垂直方向上的电路结构的示意图；
[0029]图8为本发明实例I功能模块存储位置的示意图；
[0030]图9为本发明实例I中分层非易失性静态随机访问存储器物理地址与逻辑地址映射关系不意图；
[0031]图10为本发明实例I功能模块逻辑地址示意图；
[0032]图11为本发明实例I功能模块物理地址简图；
[0033]图12为本发明实例I实现调节功能模块运行速度示意图；
[0034]图13为本发明实例I系统执行功能模块流程简图；[0035]图14为本发明实例2功能模块存储位置的示意图；
[0036]图15为本发明实例2功能模块逻辑地址示意图；
[0037]图16为本发明实例2功能模块物理地址简图；
[0038]图17为本发明实例2系统执行功能模块流程简图；
[0039]图18为本发明实例3功能模块存储位置的示意图；
[0040]图19为本发明实例3功能模块D物理地址简图；
[0041]图20为本发明实例3针对功能模块D所添加信息的逻辑地址映射简图；
[0042]图21为本发明实例3功能模块逻辑地址及分块简图；
[0043]图22为本发明实例3逻辑模块D模块LI和L2物理地址简图；
[0044]图23为本发明实例3逻辑模块D模块L3物理地址简图；
[0045]图24为本发明实例3系统执行功能模块流程简图。
【具体实施方式】
[0046]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0047]需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相
互组合。
[0048]以下将结合附图对本发明的实施例做具体阐释。
[0049]图4是本发明实施例的处理器系统架构图，图5是本发明实施例的微控制器系统架构图。
[0050]图4中I是中央处理器，2是高速缓存存储器，3是主存储器，4是外部存储器，5是分层式非易失性静态随机访问存储器，6是系统监测统计模块。中央处理器通过系统总线访问片上高速缓存存储器和分层式非易失性静态随机访问存储器，在逻辑上分层式非易失性静态随机访问存储器5和高速缓存存储器2是一样的，属于暂存存贮器，但物理上是不同的陈列模块。
[0051]图5中7是微控制器，8是嵌入式非易失性存储器，5是分层式非易失性静态随机访问存储器，6是本系统监测统计模块。微控制器通过系统总线可以访问嵌入式非易失性存储器和分层式非易失性静态随机访问存储器，在逻辑上分层式非易失性静态随机访问存储器5是嵌入式非易失性存储器8在地址上的扩展，但物理上是不同的陈列模块。
[0052]存储在图4中外部存储器4或者图5中嵌入式非易失性存储器8中的指令或数据，在被图4中的中央处理器I或者图5中的微控制器7读取的过程中，系统监测统计模块6会实时监测统计系统调用所有循环功能模块的情况，所述情况至少包括一定时间内(比如一周，两周或三周等)系统访问每个循环指令功能模块的次数，每个被访问循环指令功能模块的循环次数，以及其规模(代码量)。在每次系统关闭时，如果在一定时间内被系统访问和调用的循环指令功能模块需要被多次调用，且其规模又很大，以及循环次数很多，那么该循环指令功能模块就会被存放在具有多层存储结构的非易失性静态随机访问存储器中，如果所述分层非易失性静态随机访问存储器空间被用完，系统监测统计模块会把分层非易失性静态随机访问存储器中被调用次数最少，规模不大且循环次数不多的循环指令功能模块删掉，然后把新的符合条件的循环指令功能模块存放进来。等下次上电系统再次调用此类模块时，就无需再从片外存储器向主存储器转入，再向片上高速缓存存储器转入，或是从片上嵌入式非易失性存储器读取，而是直接从分层非易失性静态随机访问存储器上的静态随机访问存储器层访问。
[0053]
【权利要求】
1.一种具有智能优化循环指令模块功能的自学习系统，包括处理器模块和存储器模块，所述处理器模块和存储器模块相连，其特征在于，还包括分层非易失性静态随机访问存储器和系统监测统计模块，所述分层非易失性静态随机访问存储器存储若干循环指令功能模块，并通过系统总线与所述处理器模块相连，所述系统监测统计模块记录所述处理器模块调用循环指令功能模块的情况。
2.如权利要求1所述的具有智能优化循环指令模块功能的自学习系统，其特征在于，所述系统监测统计模块中包括实时监测并记录模块，实时监测系统调用各个循环指令功能模块的情况并记录下来。
3.如权利要求2所述的具有智能优化循环指令模块功能的自学习系统，其特征在于，所述系统监测统计模块中包括处理和排序模块，自动地根据所述记录下来的各个循环指令功能模块的情况对各个循环指令功能模块进行计算、处理和排序。
4.如权利要求3所述的具有智能优化循环指令模块功能的自学习系统，其特征在于，所述系统监测统计模块中包括定期存储模块，定期将所述计算、处理和排序的结果中的表征在一定时期内系统最频繁访问的具有一定循环次数和一定规模的η个循环指令功能模块存入所述分层非易失性静态随机访问存储器中。
5.如权利要求2所述的具有智能优化循环指令模块功能的自学习系统，其特征在于，所述循环指令功能模块的情况至少包括各个循环指令功能模块被系统调用执行的次数、各个循环指令功能模块的规模大小以及各个循环指令功能模块的循环次数。
6.如权利要求4所述的具有智能优化循环指令模块功能的自学习系统，其特征在于，所述定期的时间间隔由系统配置。
7.如权利要求6所述的具有智能优化循环指令模块功能的自学习系统，其特征在于，所述定期的时间间隔为一周、两周或三周。
8.如权利要求4所述的具有智能优化循环指令模块功能的自学习系统，其特征在于，所述η个循环指令功能模块的大小不大于所述分层非易失性静态随机访问存储器的容量。
9.如权利要求1所述的具有智能优化循环指令模块功能的自学习系统，其特征在于，所述处理器模块为中央处理器或微控制器。
10.如权利要求1所述的具有智能优化循环指令模块功能的自学习系统，其特征在于，所述存储器模块为相连的高速缓存存储器、主存储器和外部存储器或嵌入式非易失性存储器。
【文档编号】G06F12/08GK103942158SQ201410053674
【公开日】2014年7月23日 申请日期:2014年2月17日 优先权日:2014年2月17日
【发明者】景蔚亮, 陈邦明 申请人:上海新储集成电路有限公司