服务器及其讯号解析装置制造方法
【专利摘要】一种服务器及其讯号解析装置，该服务器包括多个硬盘、多个指示组件、至少一跳线器、及一逻辑模组，逻辑模组耦接该至少一跳线器并包括多个解析模块，逻辑模组基于该至少一跳线器来选择对应的其中一该解析模块，由对应的该解析模块来解析一输入讯号为一译码讯号，该些指示组件依据该译码讯号来显示该些硬盘的工作状态。
【专利说明】服务器及其讯号解析装置
【技术领域】
[0001] 本发明涉及一种服务器及其讯号解析装置，特别是一种具有可解析多种组别输入 讯号的讯号解析装置的服务器。
【背景技术】
[0002] 随着科技越来越进步，硬件的技术也日益成熟。许多硬设备已不仅限于存取数据， 而可执行多种不同的功能。但若使用者欲从外部得知目前硬设备所执行的功能或是工作状 态，还是需透过于背板上的显示灯号，以得到硬件的相关信息。
[0003] 然而，传统背板上的讯号解析芯片，仅可解析一种组别的输入讯号，若是用户需要 使用其他组别的输入讯号时，则须更换讯号解析芯片，以解析其他组别的输入讯号。但讯号 解析芯片常与背板接合，若是更换讯号解析芯片，即须连背板也须一并更换，其成本对使用 者来说是个沉重的负担。更详细地说，硬盘背板通过串行通用目的输出输入讯号（serial general purpose input output, SGPI0)来解析与之连接的硬盘的状态，由于传统讯号解 析芯片仅能解析一组SGPI0讯号，使得通用性降低并造成不便。
【发明内容】
[0004] 有鉴于以上的问题，本发明的目的为提供一种服务器及其讯号解析装置，藉由外 部设定机制，可解析多种组别的输入讯号，以帮助用户无须因输入讯号的组别不同，即更换 服务器中的讯号解析装置。
[0005] 依据一实施例，服务器包括多个硬盘、多个指示组件、至少一跳线器、及一逻辑模 组，逻辑模组耦接该至少一跳线器并包括多个解析模块，该逻辑模组基于该至少一跳线器 来选择对应的其中一该解析模块，由对应的该解析模块来解析一输入讯号为一译码讯号， 该些指示组件依据该译码讯号来显示该些硬盘的工作状态。
[0006] 依据一实施例，服务器另包括存储控制器（Storage Controller)，该存储控制器 耦接该些硬盘，该存储控制器发送该输入讯号至该逻辑模组。
[0007] 依据一实施例，服务器另包括一硬盘背板，该硬盘背板耦接该些硬盘，该至少一跳 线器、该逻辑模组及该些指示组件设于该硬盘背板。
[0008] 依据一实施例，服务器另包括一主板（Mother board)、一中央处理器（Central Processing Unit),及一转接板（interposer board),该中央处理器设于该主板，该存储控 制器设于该转接板，该转接板耦接于该主板与该硬盘背板之间，该存储控制器耦接于该中 央处理器与该些硬盘之间。
[0009] 依据一实施例，该些跳线器的数量为n，该些跳线器可形成小于或等于2n组不同 的跳线讯号，该些解析模块的数量小于或等于2n。
[0010] 依据一实施例，讯号解析装置包括至少一跳线器及一逻辑模组，该逻辑模组包括 多个解析模块，该逻辑模组基于该至少一跳线器来选择对应的其中一该解析模块，由对应 的该解析模块来解析该输入讯号为该译码讯号。 toon] 综上所述，本发明透过讯号解析装置可解析所接收到的多种不同组别的输入讯 号，进而依据解析后的译码讯号来显示状态，让用户可无须因输入讯号的组别不同，即更换 讯号解析装置或背板；对于不同配置的服务器，输入讯号往往不同，但应用本发明，基于跳 线器选择对应的解析模块，本发明的讯号解析装置对于不同配置的服务器通用性很强。
[0012] 关于本
【发明内容】
的说明及以下的实施方式的说明用于示范与解释本发明的精神 与原理，并且提供本发明的权利要求书更进一步的解释。
【专利附图】
【附图说明】
[0013] 图1为根据本发明一实施例的服务器的功能方块示意图。
[0014] 图2为根据本发明一实施例的讯号解析方法的流程图。
[0015] 组件标号说明：
[0016] 10a, 10b 硬盘
[0017] 20 硬盘背板
[0018] 22 讯号解析装置
[0019] 24a, 24b 指示组件
[0020] 26 逻辑模组
[0021] 26a, 26b 针脚
[0022] 27a, 27b 解析模块
[0023] 28a, 28b 跳线器
[0024] 29a, 29b 电阻器
[0025] 30 转接板
[0026] 32 存储控制器
[0027] 40 主板
[0028] 42 中央处理器
[0029] 90 输入讯号
[0030] 92 译码讯号
【具体实施方式】
[0031] 以下在实施方式中详细叙述本发明的详细特征以及优点，其内容足以使任何熟习 相关技艺者了解本发明的技术内容并据以实施，且根据本说明书所揭露的内容、权利要求 书及图式，任何熟习相关技艺者可轻易地理解本发明相关的目的及优点。以下的实施例为 进一步详细说明本发明的观点，但非以任何观点限制本发明的范畴。
[0032] 请参阅【图1】，【图1】为根据本发明一实施例的服务器的功能方块示意图。服务 器包括多个硬盘（Hard Disk Drive, HDD) 10a, 10b、硬盘背板（HDD Backboard) 20、转接板 (Interposer Board) 3〇、以及主板（Mother Board) 4〇。
[0033] 其中，硬盘10a，10b可以是但不限于任何存储装置，例如任何计算机可存储媒体 均可。
[0034] 硬盘背板20包括有讯号解析装置22、指示组件24a，24b。讯号解析装置22包 括逻辑模组26、以及至少一跳线器（Jumper) 28a，28b，逻辑模组26耦接该至少一跳线器 28a，28b，该逻辑模组26依据该至少一跳线器28a，28b，将所接收的一输入讯号90,解析以 产生一译码讯号92。
[0035] 前述逻辑模组26可以是但不限于复杂可编程逻辑器件（complex programmable logic device, CPLD)，或是其他任何可以解析讯号的装置。
[0036] 逻辑模组26可包括多个解析模块27a，27b，该逻辑模组26基于该至少一跳线器 28a，28b来选择对应的其中一该解析模块27a，27b，由对应的该解析模块27a，27b来解析该 输入讯号90成为该译码讯号92,该些指示组件24a，24b依据该译码讯号92来显示该些硬 盘10a, 10b的工作状态。
[0037] 输入讯号90可以是来自于硬盘10a, 10b,此输入讯号90可以是但不限于串行通用 目的输出输入讯号（serial general purpose input output, SGPI0)或通用目的输出输入 讯号（GPI0),输入讯号90可具有表不硬盘状态的信息。解析模块27a, 27b将输入讯号90 中的硬盘状态信息解析后输出成译码讯号92。
[0038] 跳线器28a，28b可以搭配其他电子组件做为逻辑模组26的输入讯号，该电子组 件可以是但不限于电阻器29a，29b，如图所示，跳线器28a，28b即会默认（常态）处于断开 状态，当将跳线器28a，28b的跳帽（盖子）置于跳线器28a，28b上时，跳线器28a，28b导 通。逻辑模组26依据跳线器28a，28b的组态或跳线讯号来选择对应的其中一该解析模块 27a，27b，由对应的该解析模块27a，27b来解析该输入讯号90为该译码讯号92。其中，一种 组态对应一种跳线讯号。
[0039] 逻辑模组26包含至少一针脚26a，26b，每一该跳线器28a，28b对应连接一该针脚 26a，26b，每一该跳线器26a，26b的通断状态用于控制所对应连接的该针脚28a，28b处于逻 辑高电位或逻辑低电位，以便该逻辑模组26依据该至少一针脚26a，26b的电位来选择其中 一该解析模块27a, 27b来解析该输入讯号90为该译码讯号92。
[0040] 更进一步地说，若以二个跳线器28a，28b为例，每个跳线器28a，28b有二种状态 (也可称通断状态）：导通状态或断开状态，当跳线器28a，28b位于导通状态时，该针脚 26a，26b即为逻辑低电位，当跳线器28a，28b位于断开状态时，该针脚26a，26b即为逻辑高 电位。由于每个跳线器28a，28b有二种状态，故二个跳线器28a，28b共可形成四种组态或 称四种跳线讯号，若以逻辑方式表示即分别是00, 01，10, 11，这四个组态即是分别对应一个 解析模块27a，27b，也就是说，二个跳线器28a，28b，至多可搭配4个解析模块27a，27b，同 理，三个跳线器28a，28b至多可搭配8个解析模块27a，27b (即23个），更精要地说，跳线器 28a，28b的数量为η时，该些跳线器28a，28b具有小于或等于2n组不同的组态（或称跳线 讯号），该些解析模块27a，27b的数量小于或等于2n。
[0041] 接着，逻辑模组26即会依据跳线器28a，28b的组态或跳线讯号来选择对应的其中 一解析模块27a，27b，由对应的该解析模块27a，27b来解析该输入讯号90成为该译码讯号 92〇
[0042] 译码讯号92耦接至指示组件24a，24b，此译码讯号92可以藉由多个输出接脚输 出，每个接脚耦接一个指示组件24a，24b，每个指示组件24a，24b可代表一个硬盘的状态， 例如但不限于是否有供电（ON or OFF)、读取中、写入中。
[0043] 此外，译码讯号92也可以是另一个串行讯号，例如但不限于RS232 (序列数据通讯 的接口标准），而指示组件24a，24b则另包括一个控制组件，以将该译码讯号92转换成可以 驱动指示组件24a，24b的讯号。
[0044] 此外，指示组件也可以是但不限于七段显示器（seven segment)、发光二极管 (light emitting diode, LED)、液晶显示器等。
[0045] 前述服务器可包括存储控制器（Storage Controller) 32,该存储控制器32 f禹接 该些硬盘l〇a，10b，该存储控制器32发送该输入讯号90至该讯号解析装置22 (逻辑模 组26)。存储控制器可以是但不限于小型计算机系统接口扩展器（SAS expander，Serial attached SCSI (small computer system interface))、南桥芯片、或者串行高级技术附件 SATA (serial advanced technology attachment) expander 扩展器。
[0046] 前述硬盘背板20耦接该些硬盘10a，10b，该至少一跳线器28a，28b、该逻辑模组及 该些指示组件24a，24b设于该硬盘背板20。
[0047] 前述该中央处理器42设于该主板40,该存储控制器32设于该转接板30,该转接 板30耦接于该主板40与该硬盘背板20之间，该存储控制器32耦接于该中央处理器42与 该些硬盘l〇a，10b之间。
[0048] 为了使所属【技术领域】具有通常知识者能更了解本发明所述的讯号解析装置22,以 下搭配本发明的讯号解析方法做进一步的说明。请一并参阅【图1】、及【图2】，【图2】为根 据本发明一实施例的讯号解析方法的流程图。如【图2】所示，于步骤S600中，存储控制器 32传输一输入讯号90至解析装置22的逻辑模组26。于步骤S602中，逻辑模组26侦测跳 线器28a，28b的组态。于步骤S604中，逻辑模组26依据跳线器28a，28b的组态从解析模块 27a，27b中选择对应的解析模块（例如解析模块27a)。于步骤S606中，解析模块27a解析 输入讯号90,以产生译码讯号92至指示组件24a，24b。于步骤S608中，指示组件24a，24b 依据译码讯号92提供状态指示，此状态指示可以是前述的硬盘状态。
[0049] 综上所述，本发明可接收输入讯号，逻辑模组26依据所设定的跳线器28a，28b的 组态选择对应的解析模块27a，27b，以解析出译码讯号92,让用户可无须因输入讯号的组 别或服务器硬件配置的不同，即更换讯号解析装置22。
[0050] 虽然本发明以前述的实施例揭露如上，然其并非用于限定本发明。在不脱离本发 明的精神和范围内，所为之更动与润饰，均属本发明的专利保护范围。关于本发明所界定的 保护范围请参考所附的权利要求书。
【权利要求】
1. 一种服务器，包括： 至少一跳线器（jumper);以及 一逻辑模组，耦接该至少一跳线器，该逻辑模组将所接收的一输入讯号，解析以产生一 译码讯号。
2. 如权利要求1所述的服务器，其特征在于，该服务器更包括多个硬盘、多个指示组 件，该逻辑模组包括多个解析模块，该逻辑模组基于该至少一跳线器来选择对应的其中一 该解析模块，由对应的该解析模块来解析该输入讯号为该译码讯号，该些指示组件依据该 译码讯号来显示该些硬盘的工作状态。
3. 如权利要求1所述的服务器，其特征在于，该服务器更包括多个硬盘、多个指示组 件，该逻辑模组包括多个解析模块，该逻辑模组依据该至少一跳线器的一组态来选择对应 的其中一该解析模块，由对应的该解析模块来解析该输入讯号为该译码讯号，该些指示组 件依据该译码讯号来显示该些硬盘的工作状态。
4. 如权利要求2或3所述的服务器，其特征在于，该服务器更包括一存储控制器 (Storage Controller),该存储控制器稱接该些硬盘,该存储控制器发送该输入讯号至该 逻辑模组。
5. 如权利要求4所述的服务器，其特征在于，该存储控制器为小型计算机系统接口扩 展器、南桥芯片、或者串行高级技术附件扩展器。
6. 如权利要求2或3所述的服务器，其特征在于，该服务器更包括一硬盘背板，该硬盘 背板耦接该些硬盘，该至少一跳线器、该逻辑模组及该些指示组件设于该硬盘背板。
7. 如权利要求6所述的服务器，其特征在于，该服务器更包括一主板（Mother board)、 一中央处理器（Central Processing Unit)、及一转接板（interposer board)，该中央处理 器设于该主板，该存储控制器设于该转接板，该转接板耦接于该主板与该硬盘背板之间，该 存储控制器耦接于该中央处理器与该些硬盘之间。
8. 如权利要求2所述的服务器，其特征在于，该些跳线器的数量为n，该些跳线器可形 成小于或等于2n组不同的跳线讯号，该些解析模块的数量小于或等于2 n。
9. 如权利要求3所述的服务器，其特征在于，该些跳线器的数量为n，该些跳线器具有 小于或等于2n组不同的组态，该些解析模块的数量小于或等于2 n。
10. 如权利要求2或3所述的服务器，其特征在于，该些跳线器的数量为n，该些解析模 块的数量不大于2n。
11. 如权利要求1、2或3所述的服务器，其特征在于，该逻辑模组可以是复杂可编程逻 辑器件（complex programmable logic device, CPLD) 〇
12. 如权利要求1、2或3所述的服务器，其特征在于，该输入讯号可以是一串行通用目 的输出输入讯号（serial general purpose input output, SGPI0)。
13. 如权利要求2所述的服务器，其特征在于，该逻辑模组包含至少一针脚，每一该跳 线器对应连接一该针脚，每一该跳线器的通断状态用于控制所对应连接的该针脚处于逻辑 高电位或逻辑低电位，以便该逻辑模组依据该至少一针脚的电位来选择其中一该解析模 块来解析该输入讯号为该译码讯号。
14. 一种讯号解析装置，包括： 至少一跳线器（jumper);以及 一逻辑模组，耦接该至少一跳线器，该逻辑模组将所接收的一输入讯号，解析以产生一 译码讯号。
15. 如权利要求14所述的讯号解析装置，其特征在于，该逻辑模组包括多个解析模块， 该逻辑模组基于该至少一跳线器来选择对应的其中一该解析模块，由对应的该解析模块来 解析该输入讯号为该译码讯号。
16. 如权利要求15所述的讯号解析装置，其特征在于，该些跳线器的数量为n，该些跳 线器可形成小于或等于2n组不同的跳线讯号，该些解析模块的数量小于或等于2 n。
17. 如权利要求15所述的讯号解析装置，其特征在于，该些跳线器的数量为n，该些跳 线器具有小于或等于2n组不同的组态，该些解析模块的数量小于或等于2 n。
18. 如权利要求15、16或17所述的讯号解析装置，其特征在于，该逻辑模组可以是复杂 可编程逻辑器件（complex programmable logic device, CPLD)。
19. 如权利要求15、16或17所述的讯号解析装置，其特征在于，该输入讯号可以是一串 行通用目的输出输入讯号（serial general purpose input output, SGPI0)。
20. 如权利要求15所述的讯号解析装置，其特征在于，该逻辑模组包含至少一针脚，每 一该跳线器对应连接一该针脚，每一该跳线器的通断状态用于控制所对应连接的该针脚处 于逻辑高电位或逻辑低电位，以便该逻辑模组依据该至少一针脚的电位来选择其中一该 解析模块来解析该输入讯号为该译码讯号。
【文档编号】G06F11/267GK104090833SQ201410276974
【公开日】2014年10月8日 申请日期:2014年6月20日 优先权日:2014年6月20日
【发明者】郭元辉 申请人:英业达科技有限公司, 英业达股份有限公司