解调电路的制作方法
【专利摘要】本发明是有关于一种解调电路，包括：偏置电路；包络检波电路，包括全波整流电路和带通滤波器，全波整流电路用于将天线接收到的全波交流信号整流为直流信号，带通滤波器用于对直流信号进行带通滤波，以输出预定带宽范围内的包络信号；比较电路，用于通过对包络信号的电压比较来降低载波信号的幅度；整形电路，用于从包络检波电路或比较电路输出的信号中提取ASK信号；控制电路，用于根据所述ASK信号产生控制信号，以控制带通滤波器在ASK信号由低电平跳变为高电平之前放电且开启比较电路，并在该ASK信号由高电平跳变为低电平之后控制比较电路关闭。本发明的解调电路能够很好的适用于无源RFID系统，且解调出的信号具有较佳的准确度。
【专利说明】
解调电路
【技术领域】
[0001]本发明涉及解调技术，特别是涉及一种适用于对移幅键控信号进行解调的解调电路。
【背景技术】
[0002]目前，射频识别(Rad1 Frequency Identificat1n,RFID)技术已经广泛应用于商品流通、制造业以及物品和人员跟踪等多种领域中。
[0003]基于移幅键控(Amplitude Shift Keying,ASK)的数据交互过程通常为:阅读器将数据进行10 %或者100 % ASK调制以形成ASK信号，并ASK信号通过电磁波发射出去，RFID标签芯片在进入阅读器的发射场后，从接收到的ASK信号中解调出数据，从而成功接收阅读器发送的数据(如命令等)。
[0004]目前，针对100%ASK调制的ASK信号进行解调的方式主要包括:相干解调方式以及包络检波方式。
[0005]相干解调方式需要与ASK信号同步的相干载波，而提取该相干载波需要锁相环或者滤波器，这会导致RFID标签芯片的电路结构复杂，从而RFID标签芯片面积与功耗都比较大，因此，该解调方式无法适合于无源RDID标签芯片。
[0006]包络检波方式通常由包络检测电路、低通滤波器以及量化电路三部分来实现(如图1所示)；具体的，天线接收到的经过幅度调制的高频信号由包络检测电路进行解调，得到低频载波信号，载波信号通过低通滤波器后其中的高频纹波被去除，之后，再经过一时间常数更大的低通滤波器后可得到载波信号的直流分量；将载波信号与其直流分量输入量化电路中的比较器进行比较，即可恢复出幅度调制前的数据。包络检波方式能够保证解调出的信号的准确性，而且由于其电路结构简单，因此，RFID标签芯片的面积与功耗都比较小。
[0007]发明人在实现本发明过程中发现:在无源RFID系统中，由于RFID标签芯片所处的电磁场场强通常是变化的，因此，RFID标签芯片的天线感应到的最高电压也会不断的发生变化，且天线接收到的信号强度随距离因素变化较明显，这些都会使包络检测电路得到的低频载波的幅度有很大的波动；同时，在高速数据通信中，用包络检波电路检波的信号波形要跟随调制信号的变化而快速变化；从而现有的包络检波方式在适用于无源RFID系统时，其解调出的/[目号的准确度还有待于进一步的提闻。
[0008]有鉴于上述现有的解调技术存在的问题，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理运用，积极加以研究创新，以期创设一种新的解调电路，能够克服现有的解调技术存在的问题，使其更具有实用性。经过不断的研究、设计，经过反复试作样品及改进后，终于创设出确具实用价值的本发明。
【发明内容】
[0009]本发明的目的在于，克服现有的解调技术所存在的问题，而提供一种新型结构的解调电路，所要解决的问题是，使解调电路能够适用于无源RFID系统，且解调出的信号具有较佳的准确度。
[0010]本发明的目的以及解决其技术问题可以采用以下的技术方案来实现。
[0011]依据本发明提出的一种解调电路，主要包括:偏置电路、包络检波电路、比较电路、整形电路以及控制电路，且偏置电路与包络检波电路、比较电路、整形电路以及控制电路分别连接，控制电路与偏置电路、包络检波电路、比较电路和整形电路分别连接，所述比较电路与包络检波电路和整形电路分别连接；偏置电路，包括多个用于为包络检波电路、比较电路以及整形电路提供相应的偏置电流的电流镜；包络检波电路包括:全波整流电路和带通滤波器，全波整流电路用于将天线接收到的全波交流信号整流为直流信号，带通滤波器用于对直流信号进行带通滤波，以输出预定带宽范围内的包络信号；比较电路，用于通过对包络信号的电压比较来降低载波信号的幅度；整形电路，用于从包络检波电路输出的信号中提取ASK信号或者从比较电路输出的信号中提取ASK信号；所述控制电路，用于根据所述ASK信号产生控制信号，以控制带通滤波器在ASK信号由低电平跳变为高电平之前放电以及比较电路在ASK信号由低电平跳变为高电平之前开启并在ASK信号由高电平跳变为低电平之后关闭。
[0012]本发明的目的以及解决其技术问题还可以采用以下的技术措施来进一步实现。
[0013]较佳的，前述的解调电路，其中解调电路还包括:全局开关，与偏置电路、比较电路、整形电路以及控制电路分别连接，用于控制解调电路处于工作状态或者非工作状态。
[0014]较佳的，前述的解调电路，其中所述偏置电路中的一个电流镜作为带通滤波器的放电电阻，且所述偏置电路还包括:第一局部开关电路和第一全局开关电路；所述控制电路向第一局部开关电路传输局部开/关信号，以控制作为放大电阻的电流镜在ASK信号由低电平跳变为高电平之前为所述带通滤波器放电；所述第一全局开关电路接收所述全局开关输出的全局开/关信号。
[0015]较佳的，前述的解调电路，其中所述带通滤波器包括:与全波整流电路串联的第一电容以及与全波整流电路并联的第二电容，所述第一电容的放电电阻为N型MOS晶体管，所述第二电容的放电电阻为偏置电路中的一个电流镜。
[0016]较佳的，前述的解调电路，其中该比较电路包括:第一级比较器，用于将所述包络信号的电压与第一基准电压进行比较；第一级差分运算放大器，用于对所述比较的结果进行差分运算放大处理，并将差分运算放大处理后的信号传输至第一级比较器的输入端。
[0017]较佳的，前述的解调电路，其中该比较电路还包括:第二全局开关电路，用于接收全局开关传输来的全局开/关信号；第二局部开关电路，用于接收控制电路传输来的局部开/关信号，并在第二全局开关电路接收到全局开信号的情况下，根据所述局部开/关信号在ASK信号由低电平跳变为高电平之前开启比较电路，并在ASK信号由高电平跳变为低电平之后关闭比较电路。
[0018]较佳的，前述的解调电路，其中该整形电路包括:第二级比较器，用于将包络检波电路输出的信号或者比较电路输出的信号的电压与第二基准电压进行比较，且第二基准电压低于第一基准电压；第二级差分运算放大器，用于将上述第二级比较器的比较结果进行差分运算放大处理；第一反相器，用于对第二级差分运算放大器输出的信号进行反相处理，以获得ASK信号。
[0019]较佳的，前述的解调电路，其中该整形电路还包括:第三全局开关电路，用于接收全局开关传输来的全局开/关信号，并控制所述第二级比较器开启或者关闭；第四全局开关电路，用于接收全局开关传输来的全局开/关信号，并控制所述第二级差分运算放大器开启或者关闭。
[0020]较佳的，前述的解调电路，其中所述控制电路包括:或非门、第二反相器、第三反相器、第四反相器、第五反相器、延迟电容、与非门以及第六反相器；或非门的输入端与整形电路的输出端和全局开关分别连接，或非门的输出端与第二反相器的输入端连接，第二反相器的输出端与第三反相器的输入端和第四反相器的输入端分别连接，第四反相器的输出端与第五反相器的输入端连接，第三反相器的输出端和第五反相器的输出端分别和与非门的输入端连接，与非门的输出端与第六反相器的输入端连接，第六反相器输出方波控制信号，延迟电容与第四反相器和第五反相器并联。
[0021]借由上述技术方案，本发明的解调电路至少具有下列优点以及有益效果:本发明通过根据解调出的ASK信号来产生的相应的控制信号，以在ASK信号由低电平跳变为高电平之前至ASK信号由高电平跳变为低电平的时间内使包络检波电路放电，并使比较电路开启(即，使比较电路处于工作状态)，这样，可以降低载波信号的幅度，从而在外界信号强度波动较大的情况下，可以确保解调出来的ASK信号的正确性,使解调电路对信号强度的变化以及调制深度均具有较好的适用性；另外，在使比较电路开启而处于工作状态的情况下，可以大大减小载波信号电平跳变的转换时间，使解调电路能够最大限度的还原出ASK信号，有效避免了解调出的ASK信号存在失真的现象；由此可知，本发明可以根据解调结果的正确与否来动态的控制包络检波电路和比较电路，以不断的修正解调结果；从而本发明提供的技术方案使解调电路能够很好的适用于无源RFID系统，且解调出的信号具有较佳的准确度。
[0022]上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征以及优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
【专利附图】
【附图说明】
[0023]图1为现有的解调电路的结构示意图；
[0024]图2为本发明的解调电路的结构示意图；
[0025]图3为本发明的解调电路中的偏置电路的结构示意图；
[0026]图4为本发明的解调电路中的包络检波电路的结构示意图；
[0027]图5为本发明的解调电路中的比较电路的结构示意图；
[0028]图6为本发明的解调电路中的整形电路的结构示意图；
[0029]图7为本发明的解调电路中的控制电路的结构示意图。
【具体实施方式】
[0030]为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的解调电路其【具体实施方式】、结构、特征及其功效，详细说明如后。
[0031 ] 本发明实施例的针对ASK信号进行解调的解调电路的结构如图2所示。
[0032]图2中的解调电路主要包括:偏置电路(即图2中的电流偏置)、包络检波电路(即图2中的包络检波)、比较电路、整形电路(也可以称为量化整形电路，即图2中的量化整形)以及控制电路。可选的，该解调电路还可以包括:全局开关。下面对解调电路中的各部分分别进行说明。
[0033]偏置电路与包络检波电路、比较电路、整形电路以及控制电路分别连接。偏置电路主要用于为包络检波电路、比较电路以及整形电路提供各自所需的偏置电流；即解调电路的电流源为偏置电路提供输入电流，再由偏置电路为解调电路中的包络检波电路、比较电路以及整形电路提供相应的偏置电流。
[0034]偏置电路主要包括:多个电流镜(即镜像电流源)，每一个电流镜均会将特定大小的电流镜像到相应的电路中，从而为不同电路提供其所需的偏置电流。电流镜输出的电流大小通常电流镜的输入电流大小以及电流镜的晶体管尺寸相关，即电流镜输出电流的大小与输入电流的大小所成的比例是由晶体管的尺寸决定的。偏置电路还可以包括:第一局部开关电路以及第一全局开关电路。第一局部开关电路主要用于对包络检波电路的放电电阻是否放电进行控制。第一全局开关电路主要用于根据全局开关的控制而使偏置电路处于工作状态或者非工作状态。
[0035]偏置电路中的一个电流镜同时还充当了包络检波电路的放电电阻，而该放电电阻的导通或者截止是由控制电路提供的局部开/关信号通过偏置电路中的第一局部开关电路来控制的。偏置电路与控制电路连接的作用在于:偏置电路中的该电流镜根据控制电路的控制而使包络检波电路中的元器件可以对其放电。
[0036]偏置电路的一个具体的电路结构如图3所示。
[0037]图3中的偏置电路主要包括:6个P型MOS (Metal Oxide Semiconductor,金属氧化物半导体)晶体管以及5个N型MOS晶体管；6个P型MOS晶体管即图3中的Pl、P2、P3、P4、P5以及P6 ;5个N型MOS晶体管即图3中的N1、N2、N3、N4以及N5 ;其中，NI形成第一局部开关电路，NI通过图3中的②接收控制电路传输来的局部开/关信号；而P1、P2以及N5形成第一全局开关电路，第一全局开关电路通过图3中的③与解调电路中的全局开关联通，接收全局开关传输来的全局开/关信号；另外，N5在导通时，还作为偏置电路的尾电流源。
[0038]图3中的Iraf为偏置电路的参考电流；偏置电路为包络检波电路、比较电路和整形电路共提供了 3路偏置电流，即偏置电路通过图3中的④为包络检波电路提供偏置电流，通过图3中的⑤为比较电路提供偏置电流，通过图3中的⑥为整形电路提供偏置电流。
[0039]偏置电路通过图3中的①与包络检波电路连接，且偏置电路通过图3中的②与控制电路连接，以在控制电路的控制下，使包络检波电路对其放电。具体的，图3中的NI和N2在NI导通时起到了电流镜作用的同时，还通过图3中的①与包络检波电路联通，从而成为包络检波电路的一个放电电阻；N1由控制电路通过图3中的②控制其导通和断开，从而NI和N2可以根据控制电路的控制而成为包络检波电路的放电电阻。
[0040]包络检波电路与偏置电路、比较电路以及控制电路分别连接。包络检波电路主要用于从天线接收到的调制信号(即全波差分交流信号)中获取预定带宽范围内的包络信号。
[0041]包络检波电路主要包括:全波整流电路以及带通滤波电路。全波整流电路主要用于将天线接收到的全波差分交流信号整流为直流信号。带通滤波电路主要用于对全波整流电路输出的直流信号进行带通滤波，以滤除其中的低频分量以及高频分量，从而从直流信号中获得预定带宽范围内的包络信号。
[0042]包络检波电路的一个具体的电路结构如图4所示。
[0043]图4中，全波整流电路主要包括:4个N型MOS晶体管，即图4中的N6、N7、N8和N9。带通滤波器主要包括:两个电容(也可以称为滤波电容)以及两个放电电阻。两个电容即图4中的串联电容Cl和并联电容C2 ;上述两个放电电阻均由N型MOS晶体管导通来实现，即图4中的NI I以及图3中的NI和N2 ;其中，NI I通过图4中的NlO镜像由偏置电路通过图3中的④提供的偏置电流。
[0044]串联电容Cl主要用于滤除全波整流电路输出的直流信号中的低频分量，而并联电容C2主要用于滤除全波整流电路输出的直流信号中的高频分量，从而得到实际所需要的预定带宽范围内的包络信号。
[0045]偏置电路为包络检波电路提供的偏置电流通过图4中的④而使Nll持续导通，从而Nll可以作为串联电容Cl的放电电阻；偏置电路中的NI在其导通时与N2 —起作为并联电容C2的放电电阻，也就是说，本发明实施例利用了偏置电路中的一个电流镜作为并联电容C2的放电电阻。并联电容C2通过图4中的①与其放电电阻(即NI和N2)联通；由于并联电容C2的放电电阻需要在载波信号中的ASK信号跳变为高电平之前释放并联电容C2中的积累电荷，因此，NI需要在ASK信号跳变为高电平之前的一段时间内导通；N1的导通与否是由控制电路控制的。
[0046]比较电路与偏置电路、包络检波电路、整形电路以及控制电路分别连接。比较电路主要用于对包络检波电路输出的包络信号进行差分运算放大处理，以减小载波信号的幅度。
[0047]比较电路主要包括:比较器(下述称为第一级比较器)和差分运算放大器(下述称为第一级差分运算放大器)，且第一级比较器与第一级差分运算放大器级联，第一级放大器的输出端与第一级差分运算放大器的输入端连接，第一级差分运算放大器的输出端与第一级放大器的输入端连接，也就是说，第一级放大器的输出在经过差分运算放大后反馈到第一级放大器的输入。第一级比较器的输入端(也即第一差分运算放大器的输出端)既与包络检波电路的输出端连接，又与整形电路的输入端连接。
[0048]另外，本发明实施例的比较电路还可以包括:第二局部开关电路以及第二全局开关电路。第二局部开关电路和第二全局开关电路结合起来控制比较电路是否处于工作状态；具体的，在第二全局开关电路接收到全局开关产生的全局开信号且第二局部开关电路接收到控制电路产生的局部开信号时，比较电路处于工作状态，否则，比较电路自身处于非工作状态；第二局部开关电路可以使比较电路在解调电路处于工作状态下，并不持续的处于工作状态；实际上，通第二过局部开关电路可以使比较电路实现:在载波信号中的ASK信号由低电平跳变为高电平之前开启，而在载波信号中的ASK信号由高电平跳变为低电平之后关断，从而确保第一比较电路在载波信号中的ASK信号为高电平的时间段内是开启的。
[0049]本发明实施例通过在载波信号中的ASK信号由低电平跳变为高电平之前至ASK信号由高电平跳变为低电平之后的时间内，开启第一级比较电路，使载波信号的幅度得到了衰减，从而大大减小了载波信号随ASK信号跳变的转换时间，最终使解调电路能够最大限度的还原ASK信号，确保解调出来的ASK信号基本上不失真。
[0050]比较电路的一个具体的电路结构如图5所示。
[0051]图5中的第一级比较器主要包括:两个P型MOS晶体管以及两个N型MOS晶体管。两个P型MOS晶体管即图5中的P8和P9，且P8的栅端为第一级比较器的输入端，而P9的栅端为第一级比较器的基准电压VMfl (也可以称为参考电压)，该基准电压为相对较高的基准电压，在实际应用中，该基准电压的大小可以根据电源电压以及数据的传输速率来确定。两个N型MOS晶体管即图5中的N12和N15。第一级比较器通过图5左侧的①(即P8的栅端)与包络检波电路联通，以接收包络检波电路输出的包络信号，而且第一级比较器通过图5左侧的①还与第一级差分运算放大器的输出端联通，以使差分运算放大处理后的信号反馈到第一级放大器的输入端。
[0052]图5中的第一级差分运算放大器主要包括:两个P型MOS晶体管以及两个N型MOS晶体管。两个P型MOS晶体管即图5中的PlO以及P11。两个N型MOS晶体管即图5中的N16 和 N17。
[0053]第一级差分运算放大器通过图5中的N16的栅端和N17的栅端与第一级比较器的输出端联通，以接收第一级比较器输出的比较结果；第一级差分运算放大器通过图5右侧的①(即N17的漏端和Pll的漏端的连接点)与第一级比较器的输入端(即P8的栅端)联通，以将其差分运算放大处理后的信号反馈至第一级比较器的输入端；第一级差分运算放大器通过图5右侧的①还与整形电路的输入端联通，以将第一级差分运算放大器反馈来的差分运算放大处理结果提供给整形电路。
[0054]图5所示的比较电路中的第二局部开关电路由P7来实现。P7通过图5中的②接收控制电路输出的控制信号(即局部开/关信号)，例如，在载波信号中的ASK信号由低电平跳变为高电平之前，P7接收到的开关信号为低电平，比较电路处于工作状态，而在载波信号中的ASK信号由高电平跳变为低电平之后，P7接收到的开关信号为高电平，比较电路处于非工作状态，确保ASK信号在高电平的时间范围内第一比较器始终处于工作状态。
[0055]图5中的N13和N14为第二全局开关电路，且N13和N14通过图5中的⑦接收全局开关传输来的控制信号(机全局开/关信号)。
[0056]整形电路与偏置电路、比较电路以及控制电路分别连接。整形电路主要用于对包络检波电路传输来的包络信号或者比较电路传输来的包络信号进行差分运算放大处理以及反相处理，以从接收到的包络信号中解调出ASK信号。
[0057]整形电路主要包括:比较器(下述称为第二级比较器)、差分运算放大器(下述称为第二级差分运算放大器)和反相器。整形电路并没有与比较电路一样包含有局部开关电路，而只包含有全局开关电路(下述称为第三全局开关电路)，也就是说，在解调电路处于工作状态的情况下，整形电路自身始终处于工作状态。
[0058]整形电路的一个具体的电路结构如图6所示。
[0059]图6中的第二级比较器主要包括:两个P型MOS晶体管以及两个N型MOS晶体管。两个P型MOS晶体管即图6中的P12和P13，且P12的栅端为第二级比较器的输入端，而P13的栅端为第二级比较器的基准电压Vref2 (也可以称为参考电压)，该基准电压为相对较低的基准电压(即VMfl>VMf2)。两个N型MOS晶体管即图6中的N18和N21。第二级比较器通过图6中的①与比较电路联通，以接收比较电路中经过差分运算放大处理后的输出信号。
[0060]图6中的第二级差分运算放大器主要包括:两个P型MOS晶体管以及两个N型MOS晶体管。两个P型MOS晶体管即图6中的P16以及P17。两个N型MOS晶体管即图6中的N22和N23。第二级差分运算放大器通过图6中的N22的栅端和N23的栅端与第二级比较器的输出端联通，以接收第二级比较器输出的比较结果；第二级差分运算放大器通过图6中的N23的漏端和P17的漏端的连接点与反相器Il联通，以将其差分运算放大处理后的信号传输至反相器Il进行反相处理，从而获得ASK信号。反相器Il通过图6中的⑧将其输出的ASK信号提供给控制电路。
[0061]图6中的N19以及N20为第三全局开关电路，且P15为第四全局开关电路；图6中的P14以及N24属于全局开关，且P14和N24用于将全局开关产生的全局开/关信号反向，形成另一路全局开/关信号，以使全局开关通过图6中的⑦为比较电路中的第一级比较器、整形电路中的第二级比较器以及控制电路提供全局开/关信号；对于整形电路而言，N19和N20的栅端连接点通过图6中的⑦接收全局开关传输来的全局开/关信号，以控制第二级比较器是否处于工作状态；而P15的栅端直接与全局开关连接，以控制第二级差分运算放大器是否处于工作状态。
[0062]控制电路与包络检波电路、比较电路以及整形电路分别连接。控制电路主要用于根据整形电路输出的ASK信号产生相应的方波控制信号，以控制包络检波电路是否放电，并通过控制比较电路的局部开关电路来控制比较电路自身是否需要处于工作状态。
[0063]控制电路主要包括:多个门电路。控制电路的一个具体的电路结构如图7所示。
[0064]图7中的控制电路主要包括:或非门12、反相器13、反相器14、反相器15、反相器
16、延迟电容C3、与非门17以及反相器18。
[0065]或非门12的一个输入端(即图7中的⑦)接收的信号为全局开关通过P14和N24而产生的全局开/关信号，在解调电路处于工作状态时，全局开关提供给或非门12的一个输入端低电平信号；或非门12的另一个输入端与整形电路的输出端连接，即与图6中的⑧连接。
[0066]控制电路将整形电路解调出来的ASK信号通过一个或非门12和一个反相器13后分成两条支路，其中一条支路中设置有一个反相器14，其中另一条支路中设置有两个反相器15和16，且这两个反相器15和16之间还增加设置了一个延迟电容C3，这样，该支路的信号传输速度会慢于另一条支路(即反相器14所在的支路)，两条支路的信号在经过与非门17以及反相器18之后，输出方波形式的控制信号。该方波形式的控制信号可以使并联电容C2的放电电阻在ASK信号由低电平跳变为高电平之前将并联电容中的积累电荷释放，而且可以使比较电路中的局部开关(即P7)在ASK信号由低电平跳变为高电平之前开始工作。
[0067]本发明实施例的解调电路通过利用其解调输出的ASK信号的结果来动态产生控制信号，并将控制信号反馈到包络检波电路以及比较电路，这样，可以根据ASK信号解调结果的正确与否来对解调过程进行动态的控制，从而可以实现修正解调结果的目的。
[0068]全局开关与比较电路、整形电路以及控制电路均连接，如全局开关产生的全局开/关信号直接提供给偏置电路的第一全局开关电路以及整形电路的第四全局开关(控制第二级差分运算放大器)，且全局开关产生的全局开/关信号在经过P14和N24之后而形成的全局开/关信号通过图5、图6和图7中的⑦分别传输给比较电路的第二全局开关电路、整形电路的第三全局开关电路(控制第二级比较器)以及控制电路。
[0069]全局开关主要用于控制解调电路是否处于工作状态，如在全局开关产生的全局开/关信号为低电平的情况下，解调电路中的各电路均被关闭，即解调电路自身处于非工作状态；在全局开关产生的全局开/关信号为高电平的情况下，解调电路中的各电路均可以被开启(其中的比较电路还需要根据局部开/关信号决定是否被开启)，即解调电路自身处于工作状态。
[0070]以上所述仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
【权利要求】
1.一种解调电路，针对移幅键控ASK信号的解调，其特征在于，所述解调电路包括:偏置电路、包络检波电路、比较电路、整形电路以及控制电路，且偏置电路与包络检波电路、比较电路、整形电路以及控制电路分别连接，控制电路与偏置电路、包络检波电路、比较电路和整形电路分别连接，比较电路与包络检波电路和整形电路分别连接； 偏置电路，包括多个用于为包络检波电路、比较电路以及整形电路提供相应的偏置电流的电流镜； 包络检波电路包括:全波整流电路和带通滤波器，全波整流电路用于将天线接收到的全波交流信号整流为直流信号，带通滤波器用于对所述直流信号进行带通滤波，以输出预定带宽范围内的包络信号； 比较电路，用于通过对包络信号的电压比较来降低载波信号的幅度； 整形电路，用于从包络检波电路输出的信号中提取ASK信号或者从比较电路输出的信号中提取ASK信号； 控制电路，用于根据所述ASK信号产生控制信号，以控制带通滤波器在ASK信号由低电平跳变为高电平之前放电以及比较电路在ASK信号由低电平跳变为高电平之前开启并在ASK /[目号由闻电平跳变为低电平之后关闭。
2.如权利要求1所述的解调电路，其特征在于，所述解调电路还包括: 全局开关，与偏置电路、比较电路、整形电路以及控制电路分别连接，用于控制解调电路处于工作状态或者非工作状态。
3.如权利要求2所述的解调电路，其特征在于，所述偏置电路中的一个电流镜作为带通滤波器的放电电阻，且所述偏置电路还包括:第一局部开关电路和第一全局开关电路； 所述控制电路向第一局部开关电路传输局部开/关信号，以控制作为放大电阻的电流镜在ASK信号由低电平跳变为高电平之前为所述带通滤波器放电； 所述第一全局开关电路接收所述全局开关输出的全局开/关信号。
4.如权利要求3所述的解调电路，其特征在于，所述带通滤波器包括:与全波整流电路串联的第一电容以及与全波整流电路并联的第二电容，所述第一电容的放电电阻为N型MOS晶体管，所述第二电容的放电电阻为偏置电路中的一个电流镜。
5.如权利要求2所述的解调电路，其特征在于，所述比较电路包括: 第一级比较器，用于将所述包络信号的电压与第一基准电压进行比较； 第一级差分运算放大器，用于对所述比较的结果进行差分运算放大处理，并将差分运算放大处理后的信号传输至第一级比较器的输入端。
6.如权利要求5所述的解调电路，其特征在于，所述比较电路还包括: 第二全局开关电路，用于接收全局开关传输来的全局开/关信号； 第二局部开关电路，用于接收控制电路传输来的局部开/关信号，并在第二全局开关电路接收到全局开信号的情况下，根据所述局部开/关信号在ASK信号由低电平跳变为高电平之前开启比较电路，并在ASK信号由高电平跳变为低电平之后关闭比较电路。
7.如权利要求5所述的解调电路，其特征在于，所述整形电路包括: 第二级比较器，用于将包络检波电路输出的信号或者比较电路输出的信号的电压与第二基准电压进行比较，且第二基准电压低于第一基准电压； 第二级差分运算放大器，用于将第二级比较器的比较结果进行差分运算放大处理； 第一反相器，用于对第二级差分运算放大器输出的信号进行反相处理，以获得ASK信号。
8.如权利要求7所述的解调电路，其特征在于，所述整形电路还包括: 第三全局开关电路，用于接收全局开关传输来的全局开/关信号，并控制所述第二级比较器开启或者关闭； 第四全局开关电路，用于接收全局开关传输来的全局开/关信号，并控制所述第二级差分运算放大器开启或者关闭。
9.如权利要求1至8中任一权利要求所述的解调电路，其特征在于，所述控制电路包括:或非门、第二反相器、第三反相器、第四反相器、第五反相器、延迟电容、与非门以及第六反相器； 或非门的输入端与整形电路的输出端和全局开关分别连接，或非门的输出端与第二反相器的输入端连接，第二反相器的输出端与第三反相器的输入端和第四反相器的输入端分别连接，第四反相器的输出端与第五反相器的输入端连接，第三反相器的输出端和第五反相器的输出端分别和与非门的输入端连接，与非门的输出端与第六反相器的输入端连接，第六反相器输出方波控制信号，延迟电容与第四反相器和第五反相器并联。
【文档编号】G06K19/077GK104200260SQ201410417848
【公开日】2014年12月10日 申请日期:2014年8月22日 优先权日:2014年8月22日
【发明者】吴秀龙, 蔺智挺, 李正平, 陈军宁, 彭春雨, 汪坤 申请人:合肥宁芯电子科技有限公司