转化器、应用处理器、系统及其操作方法
【专利摘要】本发明公开了一种转化器、应用处理器、系统及其操作方法，其中转换器配置为从显示驱动器接收第一同步信号，并将第一同步信号转换为第二同步信号。所述第二同步信号用于控制图像感测。
【专利说明】转化器、应用处理器、系统及其操作方法
[0001]相关申请的交叉引用
[0002]本申请要求于2013年9月3日提交于韩国知识产权局的韩国专利申请N0.10-2013-0105512的优先权及从中产生的所有利益，该申请的内容以引用方式全文并入本文中。
【技术领域】
[0003]示例实施例涉及转化器、应用处理器、系统和/或它们的操作方法。
【背景技术】
[0004]近来，随着电子产品的便携性变得重要，许多便携式电子产品用电池驱动。然而，随着电子产品中包括的显示器(例如，诸如LCD或OLED之类的显示器)的尺寸增大以及分辨率增加，需要逐渐增大的功率量来在显示器上显示图像。
[0005]因此，正在积极研究用于在显示器上显示高分辨率图像并同时减小功耗的方法。
【发明内容】
[0006]至少一个实施例涉及一种转换器。
[0007]在一个实施例中，转换器配置为从显示驱动器接收第一同步信号，并将第一同步信号转换为第二同步信号。第二同步信号用于控制图像感测。
[0008]在一个实施例中，第一同步信号表不显不巾贞率。
[0009]在一个实施例中，第二同步信号用于控制图像感测帧率。
[0010]在一个实施例中，转换器配置为将第一同步信号下转换，以产生第二同步信号。
[0011]在一个实施例中，转换器配置为将第一同步信号上转换，以产生第二同步信号。
[0012]在一个实施例中，转换器配置为基于转换信息将第一同步信号转换为第二同步信号。
[0013]转换信息表示第一同步信号和第二同步信号之间的转换比、第一同步信号和第二同步信号之间的定时(timing)差异、第一同步信号和第二同步信号之间的格式差异以及第一同步信号和第二同步信号之间的协议差异中的至少一个。转换信息可被存储在转换器的可编程存储器中。
[0014]在一个实施例中，转换器配置为产生第二同步信号，使得第二同步信号与第一同步信号的定时不同。
[0015]在一个实施例中，转换器配置为产生第二同步信号，使得第二同步信号与第一同步信号的频率不同。
[0016]在一个实施例中，转换器配置为产生第二同步信号，使得第二同步信号与第一同步信号的格式不同。
[0017]在一个实施例中，转换器配置为产生第二同步信号，使得第二同步信号与第一同步信号符合不同的协议。
[0018]至少一个实施例涉及一种应用处理器。
[0019]在一个实施例中，应用处理器包括:第一接口，其配置为与图像传感器相接;第二接口，其配置为与显示驱动器相接；以及转换器，其配置为将第一同步信号转换为第二同步信号。第一同步信号接收自显示驱动器，并且第二同步信号用于控制图像传感器。
[0020]在一个实施例中，第一同步信号表示由显示驱动器控制的显示器的显示帧率，并且第二同步信号用于控制图像传感器的图像感测帧率。
[0021]在一个实施例中，应用处理器还包括图像处理电路，其配置为处理由第一接口接收的图像数据。图像处理电路配置为将处理后的图像数据供应至第二接口。
[0022]在一个实施例中，应用处理器配置为将由第一接口接收的图像数据转移至第二接口，而不用将图像数据存储在与应用处理器分离的存储器中。
[0023]在一个实施例中，应用处理器还包括多媒体系统，其配置为执行至少一种多媒体功能，并且该多媒体系统包括转换器。
[0024]在一个实施例中，应用处理器还包括中央处理单元，其操作性地连接至多媒体系统。
[0025]在一个实施例中，中央处理单元包括多个核。
[0026]在一个实施例中，应用处理器还包括功率管理单元，其配置为控制启用多个核中的哪个核。
[0027]在一个实施例中，应用处理器还包括存储器控制器，其配置为与外部存储器相接。存储器控制器操作性地连接至中央处理单元和多媒体系统。
[0028]至少一个实施例涉及一种系统。
[0029]在一个实施例中，所述系统包括:显示驱动器，其配置为控制显示器；以及转换器，其配置为从显示驱动器接收第一同步信号，并将第一同步信号转换为第二同步信号。第二同步信号用于控制图像感测。
[0030]在一个实施例中，显示驱动器配置为控制显示器的帧率，并且第一同步信号表示帧率。
[0031]在一个实施例中，显示驱动器包括:第一接口，其配置为接收图像数据；第二接口，其配置为与显示器相接；和缓冲器，其配置为在将第一接口接收的图像数据供应至第二接口之前缓冲所述图像数据。
[0032]在一个实施例中，显示驱动器还包括:编码器，其配置为在将图像数据存储在缓冲器中之前将图像数据编码；以及解码器，其配置为在将图像数据供应至第二接口之前将从缓冲器输出的图像数据解码。在另一实施例中，将由第一接口接收的图像数据编码，并且显示驱动器包括解码器，其配置为在将图像数据供应至第二接口之前将图像数据解码。这里，显示驱动器还可包括缓冲器，其配置为缓冲由第一接口接收的图像数据，并且解码器配置为将从缓冲器输出的图像数据解码。
[0033]在一个实施例中，所述系统还包括图像传感器，其配置为基于第二同步信号执行图像感测。
[0034]在一个实施例中，图像传感器配置为以图像感测帧率执行图像感测，并且图像感测帧率基于第二同步信号。
[0035]在一个实施例中，所述系统包括应用处理器，其配置为将图像数据从图像传感器转移至显示驱动器。
[0036]在一个实施例中，应用处理器包括转换器。
[0037]至少一个实施例涉及一种方法。
[0038]在一个实施例中，所述方法包括步骤:从显示驱动器接收第一同步信号；将第一同步信号转换为第二同步信号，第二同步信号用于控制图像感测；以及将第二同步信号输出至图像传感器。
[0039]在一个实施例中，第一同步信号表示由显示驱动器控制的显示器的显示帧率。
[0040]在一个实施例中，第二同步信号用于控制图像感测帧率。
[0041]在一个实施例中，所述方法还包括存储转换信息。转换信息表示第一同步信号与第二同步信号之间的转换比。这里，在所述将第一同步信号转换为第二同步信号的步骤中，基于转换信息将第一同步信号转换为第二同步信号。
【专利附图】
【附图说明】
[0042]通过参照附图详细描述这些实施例，示例实施例的以上和其它特征和优点将变得更加清楚，其中:
[0043]图1是根据一个示例实施例的系统的框图；
[0044]图2是图1所示的显示驱动器的示例框图；
[0045]图3是图1所示的转换器的示例框图；
[0046]图4A是示出根据示例实施例的用于操作图1所示的系统的方法的流程图；
[0047]图4B示出了根据示例实施例的将第一同步信号转换为第二同步信号的处理；
[0048]图4C示出了根据示例实施例的将第一同步信号转换为第二同步信号的另一处理；
[0049]图5是根据另一示例实施例的系统的框图；
[0050]图6是根据又一示例实施例的系统的框图；
[0051]图7是图6所示的显示驱动器的示例框图；
[0052]图8A是根据另一示例实施例的应用处理器的框图；
[0053]图8B是图8A所示的中央处理单元的示意性框图；
[0054]图9示出了图8A所示的应用处理器的封装状态；
[0055]图10是采用根据一些实施例的一个或多个系统元件的示例电子系统的框图；
[0056]图11示出了其中图10所示的电子系统应用于智能电话的应用示例；
[0057]图12示出了其中图10所示的电子系统应用于平板PC的应用示例；以及
[0058]图13示出了其中图10所示的电子系统应用于笔记本计算机的应用示例。
【具体实施方式】
[0059]将参照附图详细描述实施例。然而，示例实施例可以许多不同的形式实现，并且不应理解为仅限于示出的实施例。另外，作为示例提供这些实施例，以使得本公开将是彻底和完整的，并且将把示例实施例完全传达给本领域技术人员。因此，关于一些实施例，未描述已知的处理、元件和技术。相同的附图标记在附图和文字说明中始终指代相同的元件，因此将不重复进行描述，除非另外说明。在附图中，为了清楚起见，可夸大层和区的尺寸和相对尺寸。
[0060]应该理解，虽然本文中可使用术语“第一”、“第二”、“第三”来描述多个元件、组件、区、层和/或部分，但是这些元件、组件、区、层和/或部分不应受限于这些术语。这些术语仅用于将一个元件、组件、区、层或部分与另一元件、组件、区、层或部分区分开。因此，下面讨论的第一元件、第一组件、第一区、第一层或第一部分可被称作第二元件、第二组件、第二区、第二层或第二部分，而不脱离示例性实施例的教导。
[0061]为了方便描述，本文中可使用诸如“在……下方”、“在……之下”、“下”、“在……之上”、“上”之类的空间相对术语，以描述附图中所示的一个元件或特征与另一个(或多个)元件或特征的关系。应该理解，空间相对术语旨在涵盖使用或操作中的装置的除图中所示的取向之外的不同取向。例如，如果图中的装置颠倒，则被描述为“在其它元件或特征之下”或“在其它元件或特征下方”的元件将因此取向为“在其它元件或特征之上”。因此，示例性术语“在……之下”可涵盖“在……之上”和“在……之下”这两个取向。装置可按照其它方式取向(旋转90度或位于其它取向)，并且本文所用的空间相对描述语将相应地解释。另夕卜，还应该理解，当一层被称作在两层“之间”时，其可为所述两层之间的唯一层，或者也可存在一个或多个中间层。
[0062]本文所用的术语仅是为了描述特定示例性实施例，并且不旨在限制本发明的概念。如本文所用，单数形式“一个”、“一”和“该”也旨在包括复数形式，除非上下文明确地另外指明。还应该理解，术语“包括”当用于本说明书中时，指明存在所列特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。如本文所用，术语“和/或”包括相关所列项中的一个或多个的任何或所有组合。另外，术语“示例性”旨在表示示例或示出。
[0063]应该理解，当元件或层被称作“位于”另一元件或层“上”、“连接至”、“结合至”或“邻近”另一元件或层时，所述元件或层可直接“位于”另一元件或层“上”、“连接至”、“结合至”或“邻近”另一元件或层，或者可存在中间元件或层。相反，当元件或层被称作“直接位于”另一元件或层“上”、“直接连接至”、“直接结合至”或“直接邻近”另一元件或层时，则不存在中间元件或层。
[0064]本文中使用的所有术语(包括技术术语和科学术语)具有与本发明的概念所属领域的技术人员通常理解的含义相同的含义，除非另外限定。还应该理解，诸如在通用词典中定义的那些的术语应该被解释为具有与它们在相关技术和/或现有说明书的上下文中的含义一致的含义，而不应该被理想化地或过于正式地解释，除非本文中明确这样定义。
[0065]下文中，现在将参照图1至图3来描述根据示例实施例的系统。
[0066]图1是根据示例实施例的系统的框图，图2是图1所示的显示驱动器的示例框图，图3是图1所示的转换器的示例框图。
[0067]参照图1，系统I包括图像感测模块10、显示驱动器20、转换器30和显示器40。
[0068]显示驱动器20可以由第一同步信号(SSl)表示的第一帧率(Xl)将图像信号(IS)输出至显示器40。可在显示器40上输出图像，其以第一帧率Xl从显示驱动器20接收图像信号IS。
[0069]在一些实施例中，显示驱动器20可为例如显示驱动IC(DDI),并且显示器40可为例如液晶显示器(IXD)或有机发光二极管(OLED)。
[0070]在一些其它实施例中，第一同步信号SSl可为以第一巾贞率Xl输出图像信号IS中使用的垂直同步信号。只要帧图像显示在显示器40上就可产生垂直同步信号，但示例实施例的各方面不限于此。只要帧图像显示在显示器40上就可产生的任意信号可用作第一同步信号SSl。
[0071]参照图2，显示驱动器20可包括接收器(Rx) 22、帧缓冲器24、发送器(Tx) 26和控制逻辑28。
[0072]接收器(Rx) 22可从外部装置(例如，图1所示的图像感测模块10)接收图像信号IS。在一些实施例中，接收器(Rx) 22可采用高速串行接口。详细地说，接收器(Rx) 22可采用移动产业处理器接口(MIPI)，但示例实施例的各方面不限于此。例如，接口可为LVDS(低压差分信号传输)、DVI (数字视频接口)、HDMI (高清晰度多媒体接口)、DP (显示端口)、SVDL(可调整多用数据链路)等。
[0073]在一些实施例中，输入至接收器(Rx) 22的图像信号IS可为例如由图1的图像感测模块10感测到的图像信号或利用单独的图像处理模块(未示出)对由图1的图像感测模块10感测到的图像执行要求的图像处理所获得的图像信号。也就是说，在示出的实施例中，可不排除将处理后或预处理后的图像信号用作输入至接收器(RX)22的图像信号IS。
[0074]帧缓冲器24可缓冲从图像感测模块(图1的10)提供的图像信号IS。由帧缓冲器24缓冲的图像与第一同步信号SSl同步，以便随后被输出至发送器(Tx) 26。
[0075]在一些实施例中，例如，图形RAM(GRAM)可用作帧缓冲器24。如果在显示驱动器20中采用图形RAM(GRAM)，则只要产生用作第一同步信号SSl的垂直同步信号，就可将存储在图形RAM(GRAM)中的图像信号输出至发送器(Tx) 26，但示例实施例的各方面不限于此。
[0076]可修改帧缓冲器24的构造。例如，在一些其它实施例中，可将由多个触发器构成的寄存器用作帧缓冲器24。这里，寄存器可配置为存储对应于输出至显示器40的一帧图像的图像。
[0077]发送器(Tx)26可接收从帧缓冲器24提供的图像信号IS，并且可将图像信号IS输出至外部装置(例如，图1的显示器40)。在一些实施例中，与接收器(Rx) 22相似，发送器(Tx) 26也可采用高速串行接口。详细地说，发送器(Tx) 26可采用RSDS (低摆幅差分信号传输)、迷你LVDS、PPDS (点对点差分信号传输)、AiPi (高级内面板接口)、eRVDS (增强降低电压信号传输)等；但是示例实施例的各方面不限于此。
[0078]控制逻辑28可根据第一同步信号SSl控制帧缓冲器24以第一帧率Xl输出由帧缓冲器24缓冲的图像信号IS。在示出的实施例中，分离地设置控制逻辑28和帧缓冲器24，但是示例实施例的各方面不限于此。也就是说，在一些实施例中，可将控制逻辑28和帧缓冲器24 —体化。
[0079]同时，如图所示，由控制逻辑28产生的第一同步信号SSl可输出至显示驱动器20的外部。因此，显示驱动器20可包括设置在其中的端子，端子将内部产生的第一同步信号SSl输出至显示驱动器20的外部。
[0080]在上述实施例中，已参照图2示出了显示驱动器20的示例构造,但是示例实施例不限于图2示出的显示驱动器20的构造。可将显示驱动器20的构造修改为与图2所示的构造不同。
[0081]返回参照图1，转换器30可从显示驱动器20接收第一同步信号SSl，并可将第一同步信号SSl转换为第二同步信号SS2，第二同步信号SS2可与第一同步信号SSl不同。
[0082]在一些实施例中，转换器30可通过例如跳过第一同步信号SSl的一部分将第一同步信号SSl转换为第二同步信号SS2。详细地说，例如，当用户定义的转换比为2:1时，转换器30可跳过第一同步信号SSl的偶数编号的脉冲，以将第一同步信号SSl转换为第二同步信号SS2，这将在稍后详细描述。
[0083]另外，在一些其它实施例中，转换器30可通过例如将脉冲添加至第一同步信号SSl将第一同步信号SSl转换为第二同步信号SS2。详细地说，例如，当用户定义的转换比为1:2时，转换器30可每一帧增加一个新的脉冲，以将第一同步信号SSl的周期减半；从而将第一同步信号SSl转换为第二同步信号SS2。
[0084]下文中，将参照图3来描述转换器30的示例构造，但是示例实施例的各方面不限于此。可将转换器30的构造修改为与图3所示的构造不同。
[0085]如图3所示，转换器30可包括同步信号转换器32和存储器34。同步信号转换器32接收第一同步信号SS1，并基于转换信息将第一同步信号转换为第二同步信号SS2，以产生第二同步信号SS2。转换信息可表不第一同步信号SSl与第二同步信号SS2之间的转换t匕、定时差异、格式差异和/或协议差异。转换信息可存储在存储器34中，并且可为用户定义的。例如，存储器34可为可编程非易失性存储器；但是实施例不限于这种实施方式。
[0086]同步信号转换器32可执行例如下转换或上转换，以从第一同步信号SSl产生第二同步信号SS2。例如，如果转换比为2:1，则同步信号转换器32将第一同步信号SSl的频率减半以产生第二同步信号SS2。例如，假设第一同步信号SSl和第二同步信号SS2为周期性信号。这样，针对2:1的转换比，第一同步信号SSl的脉冲之间的周期翻倍以产生第二同步信号SS2。图4B示出了根据该示例的第一同步信号SSl和第二同步信号SS2。作为另一示例，如果转换比为1: 2，则同步信号产生器32将第一同步信号SSl的频率增加到二倍以产生第二同步信号SS2。换句话说，第一同步信号SSl的脉冲之间的周期减半以产生第二同步信号SS2。图4C示出了根据该示例的第一同步信号SSl和第二同步信号SS2。
[0087]取代或除了相对于第一同步信号SSl改变第二同步信号SS2的频率，同步信号转换器32也可改变定时、格式和/或协议。这些改变由存储在存储器34中的转换信息表示。应该理解，同步信号转换器32可包括信号分析器和信号产生器，信号分析器用于分析第一同步信号SS1，信号产生器基于分析和转换信息产生第二同步信号SS2。
[0088]再参照图1，图像感测模块10可从转换器30接收第二同步信号SS2，并可以以与第一帧率Xl不同的第二帧率X2感测图像。在一些实施例中，第二帧率X2可小于第一帧率XI。详细地说，例如，如上所述，当转换比为2:1时，图像感测模块10可以以第二帧率X2感测图像，第二帧率X2为第一帧率Xl的一半。更详细地说，例如，如上所述，当转换比为2:1时，第一帧率Xl可为60fps(帧每秒)，第二帧率X2可为30fps，但是示例实施例的各方面不限于此。
[0089]如上所述，图像感测模块10可从转换器30接收第二同步信号SS2，并可基于第二同步信号SS2执行图像感测操作。因此，图像感测模块10可包括设置在其中的端子，所述端子从外部装置(例如，转换器30)接收第二同步信号SS2。
[0090]在一些实施例中，图像感测模块10可为例如相机模块，但是示例实施例的各方面不限于此。
[0091]下文中，将参照图1至图4B来描述根据实施例的系统的操作。
[0092]图4A是示出根据示例实施例的用于操作图1所示的系统的方法的流程图，图4B示出了将第一同步信号转换为第二同步信号的处理，图4C示出了转换第一同步信号的另一处理。
[0093]首先参照图4A，提供第一同步信号SSl (S100)。可通过例如显示驱动器20的控制逻辑28产生第一同步信号SS1。
[0094]在一些实施例中，第一同步信号SSl可为以第一帧率Xl在显示器40上显示图像时使用的垂直同步信号，但是示例实施例的各方面不限于此，如上所述。
[0095]再参照图4A，将第一同步信号SSl转换为第二同步信号SS2 (SI 10)。在一些实施例中，可通过转换器30执行转换。在以下描述中，将参照由用户定义的第一同步信号SSl与第二同步信号SS2之间的转换比为2:1的情况以示例的方式来描述用于操作根据实施例的系统的方法。
[0096]再参照图4A，基于第二同步信号SS2感测图像(S120)。在一些实施例中，可通过图像感测模块10执行感测操作。由于基于第二同步信号SS2执行图像感测，因此图像感测模块10可以以与第一帧率Xl不同的第二帧率X2感测图像。
[0097]如图4B所示，基于第二同步信号SS2感测到或输出的图像的帧率可以为基于第一同步信号SSl感测到或输出的图像的帧率的一半。因此，图像感测模块10可以以第二帧率X2感测图像，第二帧率X2为第一帧率Xl的一半。在一些实施例中，第一帧率Xl可为60fps，第二帧率X2可为24fps或30fps，但是示例实施例的各方面不限于此。
[0098]再参照图4A，基于第一同步信号SSl显示感测到的图像(S130)，现在将对此进行更详细地描述。
[0099]首先，如上所述，图像感测模块10以第二帧率X2感测图像以产生图像信号IS。因此产生的图像信号IS在通过显示驱动器20的接收器(Rx) 22接收之后由帧缓冲器24缓冲。
[0100]在一些实施例中，从图像感测模块10提供至显示驱动器20的图像信号IS可被实时地(on the fly)提供。换句话说，在将图像信号IS从图像感测模块10提供至显示驱动器20时，不将图像信号IS单独地存储在诸如DRAM的存储器中。
[0101]同时，如上所述，通过显示驱动器20的帧缓冲器24缓冲的图像信号IS通过控制逻辑28与第一同步信号SSl同步，以便随后被输出至发送器(Tx) 26。因此，可以以大于第二帧率X2的第一帧率Xl输出从显示驱动器20输出的图像信号IS。
[0102]按照以下方式，显示驱动器20可以以第一帧率Xl输出以第二帧率X2感测到的图像信号。
[0103]例如，显示驱动器20可针对每个偶数编号的帧重复地输出缓冲的图像信号IS。详细地说，例如，当在时间段T内通过图像感测模块10感测到图像信号IS “ABC”时，显示驱动器20在相同时间段T内将图像信号IS “AABBCC”输出至显示器40，从而在显示器40上显示与感测到的图像相同的图像。
[0104]显示驱动器20的操作不限于上述示例，并且可按照多种方式修改显示驱动器20的操作。
[0105]在上述实施例中，已参照第一同步信号SSl与第二同步信号SS2之间的转换比为2:1的情况通过示例的方式描述了用于操作根据实施例的系统的方法。然而，作为下转换的替代，转换器30可执行上转换。针对1:2的转换比，在上面描述了并在图4C中示出了这种示例。
[0106]在该示例中，由于图像感测模块10基于第二同步信号SS2执行图像感测，因此图像感测模块10可以以第二帧率X2感测图像，第二帧率X2是第一帧率Xl的两倍大。
[0107]详细地说，例如，当在时间段T内通过图像感测模块1感测到图像信号IS “AB⑶EF”时，显示驱动器20在相同时间段T内将图像信号IS “ACE”输出至显示器40，从而在显示器40上显示与感测到的图像相同的图像。
[0108]如上所述，显示驱动器20的操作不限于上述示例，并且显示驱动器20的操作可按照多种方式修改。
[0109]基于系统I的上述操作方法，相关领域的普通技术人员将完全理解在第一同步信号SSl与第二同步信号SS2之间的转换比为N:1 (其中N是自然数)和1:M(其中M是自然数)的情况下怎样修改实施例，并且将省略关于它们的详细描述。
[0110]根据实施例，当图像感测模块10利用在显示驱动器20中产生的同步信号执行图像感测时，不需要用于使图像感测模块10与显示驱动器20同步的单独的操作。因此，从图像感测模块10提供的图像信号IS被实时地提供至显示驱动器。
[0111]然而，如果需要用于使图像感测模块10和显示驱动器20同步的单独的操作，则会引起用于所述单独的操作的不必要的功耗。例如，为了使图像感测模块10和显示驱动器20同步，可将从图像感测模块10提供的图像信号IS存储在存储器(例如，DRAM)中，以便随后被提供至显示驱动器20。在这种情况下，在操作DRAM时会引起不必要的功耗。另外，如果在显示感测到的图像时连续地使用DRAM，则鉴于带宽DRAM的使用会是低效的。
[0112]在根据实施例的系统I中，由于省略了在显示感测到的图像时的这种不必要的操作，因此可减小系统I的功耗。
[0113]将参照图5来描述根据另一实施例的系统。
[0114]图5是根据另一示例实施例的系统的框图。与在上述实施例中描述的那些细节相同的细节将被省略，并且以下描述将集中于当前实施例与先前实施例之间的不同之处。
[0115]参照图5，在系统2中，转换器30可设置在应用处理器(AP)50中。这里，图像感测模块10、显示驱动器20和显示器40可设置在AP50之外，如图5所示。
[0116]同时，除转换器30之外，AP50还可包括图像感测接口模块52和发送器54。
[0117]图像感测接口模块52可接收从外部装置(例如，图1的图像感测模块10)输入的图像信号is。在一些实施例中，图像感测接口模块52可采用高速串行接口。详细地说，图像感测接口模块52可采用移动产业处理器接口(MIPI)，但是示例实施例的各方面不限于此。例如，接口可为LVDS (低压差分信号传输)、DVI (数字视频接口)、HDMI (高清晰度多媒体接口)、DP(显示端口)、SVDL(可调整多用数据链路)等。
[0118]同时，图像感测接口模块52可对从图像感测模块10提供的图像信号执行图像信号处理(ISP)。在这种情况下，用于执行ISP的单独电路可设置在图像感测接口模块52中。
[0119]设置在AP50中的发送器54可将从图像感测接口模块52输出的图像信号IS输出至外部装置(例如，显示驱动器20)。在一些实施例中，与图像感测接口模块52类似，发送器(Tx) 54也可采用高速串行接口。详细地说，发送器(Tx) 54可采用移动产业处理器接口(MIPI)，但是示例实施例的各方面不限于此。例如，发送器(Tx) 26可采用RSDS (低摆幅差分信号传输)、迷你LVDS、PPDS (点对点差分信号传输)、AiPi (高级内面板接口)、eRVDS (增强降低电压信号传输)等；但是示例实施例的各方面不限于此。
[0120]下文中，将参照图6和图7描来述根据又一示例实施例的系统。
[0121]图6是根据又一示例实施例的系统的框图，并且图7是图6所示的显示驱动器的示例性框图。与在上述实施例中描述的那些细节相同的细节将被省略，并且以下描述将集中于当前实施例与先前实施例之间的不同之处。
[0122]参照图6，在根据又一实施例的系统3中，应用处理器(AP) 60可包括转换器30、图像感测接口模块62、发送器64和图像处理单元66。
[0123]转换器30、图像感测接口模块62和发送器64与先前实施例的那些相同，并且将省略对它们的重复描述。
[0124]图像处理单元66可对从图像感测接口模块62提供的图像信号执行处理。处理可为针对后续编码操作的处理操作(将在稍后描述)。除此之外或可替换地，处理操作可为色彩空间转换、混合和/或旋转等。
[0125]参照图7，在系统3中，显示驱动器70可包括接收器72、编码器73、帧缓冲器74、解码器75、发送器76和控制逻辑78。
[0126]这里，接收器72、帧缓冲器74、发送器76和控制逻辑78与先前实施例的那些相同，并且将省略对它们的重复描述。
[0127]编码器73可根据任何已知的编码方法将图像信号IS编码。详细地说，编码器73可利用诸如MPEG-4或H.264之类的期望的(或者，预定的)编码方法将具有第一帧率Xl的图像信号IS编码。将编码后的图像信号存储在帧缓冲器74中。因为所述编码器73执行的压缩减少了存储的数据量，所以减小了功耗。解码器75将从帧缓冲器74输出的编码后的图像数据解码。将解码后的信号供应至发送器76。因此，可在显示器40上显示图像。
[0128]接着，将参照图8A至图9来描述根据又一示例实施例的系统。
[0129]图8A是根据又一示例实施例的系统的一部分的框图，并且图8B是图8A所示的中央处理单元的示意性框图。图9示出了图8A所示的系统的封装状态。
[0130]首先参照图8A，系统4可包括应用处理器(AP) 100和DRAM160。
[0131]AP100可包括中央处理单元110、多媒体系统120、总线130、存储器控制器140和外围电路150。
[0132]中央处理单元110可执行用于操作系统的操作。在一些实施例中，中央处理单元110可配置为包括多个核的多核环境。
[0133]同时，在一些实施例中，中央处理单元110可配置为包括第一簇112和第二簇116，如图8B所示。
[0134]第一簇112可设置在中央处理单元110中。第一簇112可包括η个第一核114 (这里，η是自然数)。为了简洁起见，在图SB中举例说明了包括4个第一核114a至114d(SP，η = 4)的第一簇112，但是示例实施例的各方面不限于此。
[0135]与第一簇112相似，第二簇116也可设置在中央处理单元110中，并且可包括η个第二核118。如图所示，第二簇116可设置为与第一簇112分离。为了简洁起见，可在示出的实施例中举例说明了包括4个第二核118a至118d( S卩，η = 4)的第二簇116，但是示例实施例的各方面不限于此。
[0136]虽然图8B示出了在第一簇112中包括的第一核114的数量等于在第二簇116中包括的第二核118的数量，但是示例实施例的各方面不限于此。在一些实施例中，在第一簇112中包括的第一核114的数量可与在第二簇116中包括的第二核118的数量不同。
[0137]另外，图8B示出了仅第一簇112和第二簇116设置在中央处理单元110中，但是示例实施例的各方面不限于此。还可在中央处理单元110中设置第三簇或另外的簇(未示出)，该第三簇或另外的簇与第一簇112和第二簇116区分开并包括第三核或另外的核(未示出)。
[0138]在示出的实施例中，在第一簇112中包括的第一核114执行的每单位时间的计算容量可与在第二簇116中包括的第二核118执行的每单位时间的计算容量不同。
[0139]在一些实施例中，第一簇112可为例如小簇，而第二簇116可为例如大簇。在这种情况下，通过第一簇112中包括的第一核114执行的每单位时间的计算容量可小于第二簇116中包括的第二核118执行的每单位时间的计算容量。
[0140]因此，在第一簇112中包括的所有第一核114被启用并且执行计算的情况下的每单位时间的计算容量可小于在第二簇116中包括的所有第二核118被启用并且执行计算的情况下的每单位时间的计算容量。
[0141]同时，在示出的实施例中，在第一簇112中包括的第1-1核114a至第1_4核114d的每单位时间的计算容量可相等，并且在第二簇116中包括的第2-1核118a至第2_4核IlSd的每单位时间的计算容量可相等。也就是说，假设第1-1核114a至第1_4核114d中的每一个的每单位时间的计算容量为10，则第2-1核118a至第2_4核118d中的每一个的每单位时间的计算容量可为40。
[0142]功率管理单元119可启用或禁用第一簇112和第二簇116。详细地说，当将要由第一簇112执行计算时，功率管理单元119启用第一簇112并禁用第二簇116。相反，当将要由第二簇116执行计算时，功率管理单元119启用第二簇116并禁用第一簇112。另外，如果仅用第一簇112中包括的第1-1核114a就能很好地处理待执行的计算容量，则功率管理单元119启用第一簇112 (具体地说，启用第一簇112的第1-1核114a，而禁用第一簇112的第1-2核114b至第1-4核114d)并禁用第二簇116 (具体地说，禁用第二簇116的第2_1核118a至第2-4核118d)。换句话说，根据本实施例的功率管理单元119可确定是否启用第一簇112和/或第二簇116，或者可确定是否启用包括在第一簇112中的第1-1核114a至第1-4核114d中的每一个以及包括在第二簇116中的第2-1核118a至第2_4核118d中的每一个。
[0143]在一些实施例中，启用第一簇112和第二簇116和/或第一簇112中包括的多个核114a至114d和第二簇116中包括的多个核118a至118d的步骤可包括:通过向第一簇112和第二簇116和/或多个核114a至114d和118a至118d供电来操作第一簇112和第二簇116和/或多个核114a至114d和118a至118d。另外，禁用第一簇112和第二簇116和/或第一簇112中包括的多个核114a至114d和第二簇116中包括的多个核118a至118d的步骤可包括:通过终止向第一簇112和第二簇116和/或多个核114&至114(1和118a至118d的供电来中断第一簇112和第二簇116和/或多个核114&至114(1和118a至118d的操作。
[0144]功率管理单元119可根据系统4的操作环境仅启用簇112和116和/或簇112中包括的多个核114&至114(1和簇116中包括的多个核118a至118d，从而管理整个系统4的功耗。
[0145]再参照图8A，多媒体系统120可用于在系统4中执行多种多媒体功能。多媒体系统120可包括3D引擎模块、视频编解码器、显示系统、相机系统和/或后处理器。
[0146]在一些实施例中，在根据上述实施例的系统I至系统3中，可将转换器30、图像感测接口模块52和图像感测接口模块62以及图像处理单元66提供为多媒体系统120的组件。
[0147]总线130可用于在中央处理单元110、多媒体系统120、存储器控制器140和外围电路150之间执行数据通信。在一些实施例中，总线130可具有多层结构。详细地说，总线130的示例可包括多层先进高性能总线(AHB)或多层先进可扩展接口(AXI)，但是示例实施例的各方面不限于此。
[0148]存储器控制器140可通过将AP100连接至外部存储器(例如，DRAM160)提供用于高速操作的环境。在一些示例实施例中，存储器控制器140可包括用于控制外部存储器(例如，DRAM160)的单独的控制器(例如，DRAM控制器)。
[0149]外围电路150可提供用于将系统4平稳地连接至外部装置(例如，主板)的环境。因此，外围电路150可包括使得连接至系统4的外部装置能够兼容使用的多种接口。
[0150]DRAM160可用作操作AP100的工作存储器。在一些实施例中，如图所示，DRAM160可设置在AP100之外。详细地说，DRAM160可以以层叠封装(PoP)形式与AP100封装在一起，如图9所示。
[0151]参照图9，半导体封装可包括封装衬底PS、DRAM160和应用处理器(AP) 100。
[0152]封装衬底PS可包括多个封装球PB。多个封装球PB可通过设置在封装衬底PS中的信号线电连接至AP100的芯片球CB。另外，多个封装球PB还可通过设置在封装衬底PS中的信号线电连接至联接球JB。
[0153]同时，如图9所示，DRAM160可通过引线键合电连接至联接球JB。
[0154]AP100可设置在DRAM160下方。AP100的芯片球CB可通过联接球JB电连接至DRAM160。
[0155]同时，图8A示出了 DRAM160设置在AP100之外，但是示例实施例的各方面不限于此。DRAM160也可设置在AP100中。
[0156]接着，将参照图10来描述采用根据一些实施例的系统的示例电子系统。
[0157]图10是采用根据一些实施例的系统的示例性电子系统的框图。
[0158]参照图10，电子系统900可包括存储器系统902、处理器904、RAM906、用户接口908、通信系统912和多媒体系统914。
[0159]存储器系统902、处理器904、RAM906、用户接口 908、通信系统912和多媒体系统914可利用总线920执行彼此之间的数据通信。
[0160]处理器904可执行程序，并且可控制电子系统900。处理器904可包括微处理器、数字信号处理器、微控制器和逻辑元件中的至少一个。逻辑元件可配置为执行与上述元件中的任一个的功能相同的功能。在一些实施例中，处理器904可包括用于提高操作速度的工作缓存，诸如LI或L2。
[0161]RAM906可用作处理器904的工作存储器。RAM906可包括例如易失性存储器，诸如DRAM。
[0162]同时，处理器904和RAM906可封装到一个半导体器件中或半导体封装件中。在一些实施例中，处理器904和RAM906可以以层叠封装(PoP)的形式封装，但是示例实施例的各方面不限于此。
[0163]用户接口 908可用于向/从电子系统900输入/输出数据。用户接口 908的示例可包括小键盘、键盘、触摸传感器、相机模块、显示装置等。
[0164]用户接口 908可在电子系统900中实现为独立的系统。例如，小键盘、键盘、相机模块和触摸传感器可实现为输入系统，并且显示装置可实现为显示系统。
[0165]输入系统可包括系统I至系统3的图像感测模块10。显示器系统可包括系统I至系统3的显示驱动器20或70。
[0166]存储器系统902可包括一个或多个非易失性存储器装置，其用于存储用于操作处理器904的代码、通过处理器904处理的数据或外部输入数据。存储器系统902可包括单独的驱动控制器。
[0167]控制器可配置为连接至主机和非易失性存储器装置。控制器可在主机请求时访问非易失性存储器装置。
[0168]例如，控制器可控制非易失性存储器装置的读、写、擦除和后台操作。
[0169]控制器提供非易失性存储器装置与主机之间的接口。控制器可驱动用于控制非易失性存储器装置的固件。
[0170]作为示例，控制器还可包括公知的组件，诸如随机存取存储器(RAM)、处理单元、主机接口、存储器接口等。RAM可用作处理单元的工作存储器、非易失性存储器装置与主机之间的高速缓冲存储器和非易失性存储器装置与主机之间的缓冲存储器中的至少一个。处理单元控制控制器的整体操作。
[0171]主机接口包括在主机与控制器之间进行数据交换的协议。例如，控制器可配置为通过多种标准化接口协议中的一种与外部装置(主机)通信，比如，通用串行总线(USB)、多媒体卡(MMC)、外围部件互连(PCI)、PC1-Express (PC1-E)、高级技术附件(ΑΤΑ、并行ΑΤΑ、ρΑΤΑ)、串行ATA (SATA)、小型计算机系统接口(SCSI)、增强型小硬盘接口(ESDI)和集成电路设备(IDE)。存储器接口配置为与非易失性存储器装置相接。例如，存储器接口包括NAND接口或NOR接口。
[0172]存储器系统902可配置为另外包括错误校正模块。错误校正模块可配置为检测从存储器装置读取的数据的错误，以及利用错误校正码(ECC)校正检测到的错误。作为示例，错误校正模块可提供为控制器的组件。可替换地，错误校正模块也可提供为非易失性存储器装置的组件。
[0173]同时，示例非易失性存储器(S卩，闪速存储器)可作为存储器系统902安装在诸如移动装置或台式计算机之类的信息处理系统中。作为另一示例，闪速存储器可集成到一个半导体器件中，以形成固态盘/驱动器(SSD)。在这种情况下，电子系统900可在闪速存储器中稳定地存储大容量的数据。
[0174]同时，存储器系统902可集成到单个半导体器件中。作为示例，存储器系统902可集成为一个半导体器件，以构造存储卡。例如，存储器系统902可集成为一个半导体器件，以构造PC卡(例如，PCMCIA)、紧凑式闪存卡(CF)、智能媒体卡(SM/SMC)、记忆棒、多媒体卡(例如，MMC, RS-MMC 和 MMCmicro)、SD 卡(例如，SD、miniSD 和 microSD)和通用闪速存储装置(例如，UFS)。
[0175]作为示例，存储器系统902可安装在各种封装件中。存储器系统902的封装件的示例可包括层叠封装(PoP)、球栅阵列(BGA)、芯片尺寸封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、华夫组件芯片(Die in Waffle Pack)、华夫形式芯片(Die in Wafer Form)、基板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料公制方形扁平封装(MQFP)、薄方形扁平封装(TQFP)、小外形集成电路(SOIC)、紧缩小外形封装(SSOP)、薄小外形封装(TSOP)、薄方形扁平封装(TQFP)、系统封装(SIP)、多芯片封装(MCP)、晶圆级制造封装(WFP)和晶圆级堆栈封装(WSP)。
[0176]通信系统912可为处理电子系统900与外部装置之间的通信过程的系统。多媒体系统914可为在电子系统900中执行多种多媒体处理操作的系统。多媒体系统914可包括例如图形引擎、视频编解码器、相机模块等。
[0177]在根据一些实施例的系统I至系统3中，转换器30、图像感测接口模块52和图像感测接口模块62以及图像处理单元66可提供为多媒体系统914的组件。
[0178]图10所示的电子系统900可应用于多种电子装置的电子控制器。图11示出了其中图10的电子系统900应用于智能电话1000的应用示例。按照这种方式，当图10的电子系统900应用于智能电话1000时，电子系统900或电子系统900的一部分可包括以系统芯片(SoC)形式实现的应用处理器。
[0179]同时，图10的电子系统900也可应用于其它类型的电子装置。图12示出了其中图10的电子系统900应用于平板PCl 100的应用示例。图13示出了其中图10的电子系统900应用于笔记本计算机1200的应用示例。
[0180]另外，图10的电子系统900可包括或被并入以下对象中:计算机、超级移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航装置、黑盒子、数码相机、三维电视、数字音频记录仪、数字音频播放器、数字图片记录仪、数字图片播放器、数字视频记录仪、数字视频播放器、能够在无线环境下发送/接收信息的装置、构成家庭网络的各种电子装置中的一种、构成计算机网络的各种电子装置中的一种、构成汽车信息服务网络(telematics network)的各种电子装置中的一种、RFID装置或嵌入式系统,但不限于此。
[0181]如果图10的电子系统900是一种可无线通信的设备，则其可用于诸如码分多址(CDMA)、全球移动通信系统(GSM)、北美数字蜂窝网(NADC)、增强型时分多址(E-TDMA)、宽带码分多址(WCDAM)和CDMA2000之类的通信系统中。
[0182]虽然已经参照本发明的示例实施例特别示出和描述了本发明，但是本领域普通技术人员应该理解，在不脱离由所附权利要求限定的本发明的精神和范围的情况下，其中可作出各种形式和细节上的修改。因此所期望的是，在所有方面将当前实施例看作是示出性而非限制性的，应参照权利要求而非以上描述来指出本发明的范围。
【权利要求】
1.一种转换器，其配置为从显示驱动器接收第一同步信号，并将所述第一同步信号转换为第二同步信号，所述第二同步信号用于控制图像感测。
2.根据权利要求1所述的转换器，其中所述第一同步信号表示显示帧率。
3.根据权利要求2所述的转换器，其中所述第二同步信号用于控制图像感测帧率。
4.根据权利要求3所述的转换器，其中所述转换器配置为将所述第一同步信号下转换，以产生所述第二同步信号。
5.根据权利要求3所述的转换器，其中转换器配置为将所述第一同步信号上转换，以产生所述第二同步信号。
6.根据权利要求3所述的转换器，其中转换器配置为基于转换信息将所述第一同步信号转换为所述第二同步信号。
7.根据权利要求6所述的转换器，还包括: 可编程存储器，其配置为存储所述转换信息。
8.根据权利要求6或7所述的转换器，其中所述转换信息表示所述第一同步信号和所述第二同步信号之间的转换比、所述第一同步信号和所述第二同步信号之间的定时差异、所述第一同步信号和所述第二同步信号之间的格式差异以及所述第一同步信号和所述第二同步信号之间的协议差异中的至少一个。
9.根据权利要求3所述的转换器，其中转换器配置为产生所述第二同步信号，使得所述第二同步信号与所述第一同步信号的定时不同。
10.根据权利要求3所述的转换器，其中转换器配置为产生所述第二同步信号，使得所述第二同步信号与所述第一同步信号的频率不同。
11.根据权利要求3所述的转换器，其中转换器配置为产生所述第二同步信号，使得所述第二同步信号与所述第一同步信号的格式不同。
12.根据权利要求3所述的转换器，其中转换器配置为产生所述第二同步信号，使得所述第二同步信号与所述第一同步信号符合不同的协议。
13.一种应用处理器，包括: 第一接口，其配置为与图像传感器相接； 第二接口，其配置为与显示驱动器相接；以及 转换器，其配置为将第一同步信号转换为第二同步信号，所述第一同步信号接收自所述显示驱动器，并且所述第二同步信号用于控制所述图像传感器。
14.根据权利要求13所述的应用处理器，其中所述第一同步信号表示由所述显示驱动器控制的显示器的显示帧率，并且所述第二同步信号用于控制所述图像传感器的图像感测帧率。
15.根据权利要求13所述的应用处理器，还包括: 图像处理电路，其配置为处理由所述第一接口接收的图像数据，并将经处理的图像数据供应至所述第二接口。
16.根据权利要求13所述的应用处理器，还包括: 多媒体系统，其配置为执行至少一种多媒体功能，并且所述多媒体系统包括所述转换器。
17.根据权利要求16所述的应用处理器，还包括: 中央处理单元，其操作性地连接至所述多媒体系统。
18.—种系统，包括: 显示驱动器，其配置为控制显示器；以及 转换器，其配置为从显示驱动器接收第一同步信号，并将所述第一同步信号转换为第二同步信号，所述第二同步信号用于控制图像感测， 其中，所述显示驱动器包括: 第一接口，其配置为接收图像数据； 第二接口，其配置为与所述显示器相接； 缓冲器，其配置为在将由所述第一接口接收的图像数据供应至所述第二接口之前缓冲所述图像数据， 编码器，其配置为在将所述图像数据存储在所述缓冲器中之前将所述图像数据编码；以及 解码器，其配置为在将所述图像数据供应至所述第二接口之前将从所述缓冲器输出的图像数据解码。
19.一种方法,其包括: 从显示驱动器接收第一同步信号； 将所述第一同步信号转换为第二同步信号，所述第二同步信号用于控制图像感测；以及 将所述第二同步信号输出至图像传感器， 其中所述第一同步信号表示由所述显示驱动器控制的显示器的显示帧率，并且 所述第二同步信号用于控制所述图像传感器的图像感测帧率。
【文档编号】G06F3/14GK104423536SQ201410443898
【公开日】2015年3月18日 申请日期:2014年9月2日 优先权日:2013年9月3日
【发明者】卢钟镐, 孔在燮 申请人:三星电子株式会社