一种并行化矩阵求逆硬件装置的实现方法
【专利摘要】本发明公开了一种并行化矩阵求逆硬件装置的实现方法，根据输入待求逆矩阵的维数确定脉动阵列的总体架构，对不同类型的处理单元进行了算法描述与功能分析，并设计了各处理单元的内部结构，实现了对数据的并行化处理。本发明提出的并行化矩阵求逆硬件装置的实现方法，设计了基于改进Givens旋转的矩阵求逆脉动阵列，避免平方根运算的同时去掉大量除法运算，降低了算法复杂度，能有效节省硬件资源，同时整个矩阵求逆过程采用并行化处理，能有效提高矩阵求逆的硬件实现速度。本发明可以应用于无线通信、信号处理以及数值计算等领域矩阵求逆问题的硬件实现。
【专利说明】一种并行化矩阵求逆硬件装置的实现方法
【技术领域】
[0001] 本发明属于信号处理领域，特别涉及一种并行化矩阵求逆硬件装置的实现方法。
【背景技术】
[0002] 随着无线通信技术的不断发展，用户对通信系统的可靠性和有效性要求越 来越高。为了提高系统的传输速率、增加系统的频谱效率，多输入多输出（Multiple Input Multiple Output, ΜΙΜΟ)技术作为一种关键技术得到了广泛研究。ΙΕΕΕ802. Ilru ΙΕΕΕ802. llac、IEEE 802. Ilad以及3GPP-LTE等无线通信标准，都采用了 MMO技术。
[0003] MMO通信系统，在接收端的设计相当复杂。接收端信道估计会涉及到大量的矩阵 求逆运算，尤其随着发射天线以及接收天线数目的增加，矩阵的维数也随着增加，矩阵求逆 的运算复杂度也会大量增加，导致矩阵求逆的算法设计以及硬件实现难度大大提高，这也 成为当前MMO系统亟待解决的一个技术难题。
【发明内容】
[0004] 发明目的：针对现有技术的不足，本发明公开了一种并行化矩阵求逆硬件实现装 置，主要包括对矩阵求逆脉动阵列的设计，实现数据的并行化处理，提高矩阵求逆的硬件实 现效率。
[0005] 技术方案：一种并行化矩阵求逆硬件装置的实现方法，包括以下步骤：
[0006] 步骤1 :根据输入矩阵A的维数确定脉动阵列的维数以及总体架构，所述脉动阵列 包括MSGR(Modified Square Givens Rotation)阵列模块和 IAM(Invert and Multiply)阵 列模块，其中MSGR阵列模块主要完成矩阵A的SGR(Square Givens Rotation)分解获得上 三角矩阵U，随后输入与矩阵A同阶的单位矩阵E，用存储的系数对单位矩阵E进行相同的 变换后获得矩阵B ;IAM阵列模块利用迭代算法求上三角矩阵U的逆矩阵Γ1，并且将Γ1与 矩阵B相乘，从而完成整个矩阵求逆过程；
[0007] 步骤2 :设计MSGR阵列模块，所述MSGR阵列模块包括MSGR阵列第一类边界处理 单元、MSGR阵列内部处理单元和MSGR阵列第二类边界处理单元，其中MSGR阵列第一类边 界处理单元将输入参数对<X IN，YIN>映射到输出参数对（Motit, NTOT> ;MSGR阵列内部处理单元 将<XIN，YIN>和<M IN，Nin>更新到<X_ YtmX <M_ NotiP ;MSGR阵列第二类边界处理单元根据 输入参数对<MIN，Nin>确定U tot，同时进行溢出处理；
[0008] 步骤3 :设计IAM阵列模块，所述IAM阵列模块包括IAM阵列边界处理单元和IAM 阵列内部处理单元，其中IAM阵列边界处根据输入参数X in确定输出参数Ytot ; IAM阵列内部 处理单元根据输入参数<XIN，YIN>确定<X_ YTOT>。
[0009] 有益效果：与现有技术相比，本发明具有如下优点：本发明公开了一种并行化矩 阵求逆硬件装置的实现方法，设计了基于改进Givens旋转的矩阵求逆脉动阵列，整个矩阵 求逆过程采用并行化处理，能有效提高矩阵求逆的硬件实现速度。本发明可以应用于无线 通信、信号处理以及数值计算等领域矩阵求逆问题的硬件实现。
【专利附图】
【附图说明】
[0010] 图1为本发明的脉动阵列总体架构；
[0011] 图2为本发明的输入参数示意图；
[0012] 图3为本发明的MSGR阵列第一类边界处理单元示意图；
[0013] 图4为本发明的MSGR阵列第一类边界处理单元内部结构简化图；
[0014] 图5为本发明的MSGR阵列内部处理单元示意图；
[0015] 图6为本发明的MSGR阵列第二类边界处理单元示意图；
[0016] 图7为本发明的IAM阵列边界处理单元示意图；
[0017] 图8为本发明的IAM阵列边界处理单元内部结构简化图；
[0018] 图9为本发明的IAM阵列内部处理单元示意图；
[0019] 图10为本发明的IAM阵列内部处理单元内部结构简化图。
【具体实施方式】
[0020] 下面结合附图和具体实施例，进一步阐明本发明，应理解这些实施例仅用于说明 本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各 种等同变换均落于本申请所附权利要求所限定的范围。
[0021] 本发明公开了一种并行化矩阵求逆硬件装置的实现方法，应用于MIMO通信系统 接收端的信道估计和接收端的信号均衡处理，对于一个发送天线数为M，接收天线数为N的 MMO通信系统，其接收机信号可以表示为r = Hs+n，其中，r表示接收信号，是维数为M的 列向量；s表示发送信号，是维数为N的列向量；H表示信道矩阵，是维数为MXN的矩阵；η 表示加性高斯白噪声，是维数为M的列向量。接收端的均衡器从接收到的信号r估计出发 送信号s，常见的均衡算法包括迫零算法和最小均方误差算法。基于迫零算法的均衡表达式 为
【权利要求】
1. 一种并行化矩阵求逆硬件装置的实现方法，其特征在于，包括以下步骤： 步骤1 :根据输入矩阵A的维数确定脉动阵列的维数以及总体架构，所述脉动阵列包括 MSGR阵列模块和IAM阵列模块，其中MSGR阵列模块主要完成矩阵A的SGR分解获得上三角 矩阵U，随后输入与矩阵A同阶的单位矩阵E，用存储的系数对单位矩阵E进行相同的变换 后获得矩阵B ;IAM阵列模块利用迭代算法求上三角矩阵U的逆矩阵U'并且将U4与矩阵 B相乘，从而完成整个矩阵求逆过程； 步骤2 :设计MSGR阵列模块，所述MSGR阵列模块包括MSGR阵列第一类边界处理单 元、MSGR阵列内部处理单元和MSGR阵列第二类边界处理单元，其中MSGR阵列第一类边界 处理单元将输入参数对<XIN，YIN>映射到输出参数对<MOTT，N otiP ;MSGR阵列内部处理单元将 <XIN，YIN>和<MIN，Nin>更新到<X 0UT，Y0UT>、，M_ N0UT> ;MSGR阵列第二类边界处理单元根据输 入参数对<MIN，Nin>确定Uott，同时进行溢出处理； 步骤3 :设计IAM阵列模块，所述IAM阵列模块包括IAM阵列边界处理单元和IAM阵列 内部处理单元，其中IAM阵列边界处根据输入参数Xin确定输出参数Yott ;IAM阵列内部处理 单元根据输入参数<XIN，Yin>确定<XOTT，Y ot>。
2. 如权利要求1所述的并行化矩阵求逆硬件装置的实现方法，其特征在于，所述脉动 阵列维数和总体架构的具体确定方法是： 矩阵A是NXN维的，则MSGR阵列模块是一个N行N+1列的倒梯形模块，包括N个MSGR 阵列第一类边界处理单元、N (N+1)/2个MSGR阵列内部处理单元和N个MSGR阵列第二类方 形处理单元；IAM阵列模块是一个N行N列的下三角模块，IAM阵列模块包含N个IAM阵列 边界处理单元和N(N-I)/2个IAM阵列内部处理单元。
3. 如权利要求1所述的并行化矩阵求逆硬件装置的实现方法，其特征在于，所述MSGR 阵列模块设计的具体实现方法是： 步骤1 :设计MSGR阵列模块的输入； 步骤2 :设计MSGR阵列第一类边界处理单元； 步骤3 :设计MSGR阵列内部处理单元； 步骤4 :设计MSGR阵列第二类边界处理单元。
4. 如权利要求3所述的并行化矩阵求逆硬件装置的实现方法，其特征在于，所述每个 时序MSGR阵列模块有N个输入接口，每个输入接口输入两个参数<XIN，YIN>，其具体实现方 法是： 每个时序参数Yin的输入值均为1，关于参数Xin的输入，第1个时序输入an ;第2个时 序输入a12, a21 ;......;第N个时序输入a1N, a2，N_i，…，aN1 ;此时矩阵A的第一列兀素全部输入 完毕，紧接着输入单位矩阵E，即第N+1个时序输入1，a2;N，，…，aN2 ;第N+2个时序输入 〇, 〇,…，aN3 ;……；直到单位矩阵E输入完毕。
5. 如权利要求1所述的并行化矩阵求逆硬件装置的实现方法，其特征在于，所述MSGR 阵列第一类边界处理单元将输入参数对<XIN，YIN>映射到输出参数对M otit, NOTT>，同时定义寄 存器R1和R2，其具体实现方法是： 判断参数Xin的输入值是矩阵A的对角元素，如果是，则
再根据Yin定义寄存器RU R2,如果Yin等于0,则R1 = UR2 = I ;如果Yin不等于0,则 R =Y* , R=Y' . 如果参数Xin的输入值不是矩阵A的对角元素，则
且R1和R2的值保持不变。
6. 如权利要求1所述的并行化矩阵求逆硬件装置的实现方法，其特征在于，所述MSGR 阵列内部处理单元将<XIN，YIN>和<MIN，N in>更新到<X_ YOTT>、<M_ NOTT>，同时定义寄存器 a!、a2、3!、旦2、Yl、y2、S 1，其具体实现方法是： 如果输入参数Min对应矩阵A的对角元素，则
再根据Min和Yin定义寄存器a ^ a 2、@ ^ @ 2、Y ^ Y 2、S i，如果输入参数Min等于0且 Yin 等于 〇，则 Ct1 = Ua2 = L Yi = 〇、丫2 = 〇、5I = Ui = Us=I ;如果 Min 等于 〇 且 Yin 不等于 0,则 a I = I、a 2 = I、Y ! = 0、Y 2 = 0、S i = 1、爲=y:'.，爲=;如果 输入参数 Min 不等于 0,则 a ! = YIN、a 2 = 0、錢=Fw、I^2 = CKy1 = XIN、Y 2 = MIN、5 工= Nin ; 如果输入参数Min不是对应矩阵A的对角元素，则
且寄存器ct ^ ct 2、P ^ P 2、Y ^ Y 2、S i的值保持不变。
7. 如权利要求1所述的并行化矩阵求逆硬件装置的实现方法，其特征在于，所述MSGR 阵列第二类边界处理单元根据输入参数对<MIN，Nin>确定Uott，同时进行溢出处理，其具体实 现方法是： 令MIN_real和NIN_real分别表示输入参数Min和N in的实部，MIN_imag和NIN_imag分别 表示输入参数Min和Nin的虚部，令S = NIN_real2+NIN_imag2, exp ()表示取浮点数的指数值， L」表示向下取整 如果S大于4,则
通过（公式8)和（公式9)，MIN_real，NIN_real，MIN_imag和N IN_imag的指数值都得到 了更新，将更新后的Min和Nin相除得到输出Ucm^
8. 如权利要求1所述的并行化矩阵求逆硬件装置的实现方法，其特征在于，所述IAM阵 列模块的具体实现方法为： 步骤1 :设计IAM阵列边界处理单元； 步骤2 :设计IAM阵列内部处理单元。
9. 如权利要求1所述的并行化矩阵求逆硬件装置的实现方法，其特征在于，所述IAM 阵列边界处理单元根据输入参数Xin确定输出参数Yott，同时定义寄存器R，其具体实现方法 是： 如果输入参数Xin对应矩阵A的对角元素，则 Yout = O (公式 11) 且寄存器R赋值为1/XIN; 如果输入参数Xin不是对应矩阵A的对角元素，则 Yout = -RXXin (公式 12) 且寄存器R的值保持不变。
10. 如权利要求1所述的并行化矩阵求逆硬件装置的实现方法，其特征在于，所述IAM 阵列内部处理单元根据输入参数<XIN，YIN>确定<XOTT，Y OT>，同时定义寄存器R，其具体实现 方法是： 如果输入参数Xin对应矩阵A的对角元素，则
且寄存器R的值保持不变。
【文档编号】G06F17/16GK104360986SQ201410621516
【公开日】2015年2月18日 申请日期:2014年11月6日 优先权日:2014年11月6日
【发明者】何世文, 余登高, 黄永明, 王海明, 杨绿溪, 张军 申请人:江苏中兴微通信息科技有限公司