一种国家商用密码算法的测试装置制造方法
【专利摘要】本实用新型公开了一种国家商用密码算法的测试装置。该装置包括计算机、与计算机通过串口接线相连的可编程门阵列系统；计算机包括顺序相连的数据生成器、第一数据拼接模块、第一加密解密器、存储器、比较处理器、显示器、分别与数据生成器和比较处理器相连的第一串口模块以及与第一串口模块相连的第一电平转换电路；可编程门阵列系统包括顺序相连的第二电平转换电路、第二串口模块、第二数据拼接模块、第二加密解密器、处理器电路，处理器电路与第二串口模块相连。该装置利用计算机高速的运算性能、可编程门阵列系统的可编程性，以提高商用密码的测试速率，以满足大规模数据检测的需求。
【专利说明】—种国家商用密码算法的测试装置
【技术领域】
[0001]本实用新型涉及密码算法检测领域，尤其涉及一种国家商用密码算法的测试装置。
【背景技术】
[0002]国家商用密码是指对不涉及国家秘密内容的信息进行加密保护或者安全认证所使用的密码技术和密码产品。商用密码的应用领域十分广泛，主要用于对不涉及国家秘密内容但又具有敏感性的内部信息、行政事务信息、经济信息等进行加密保护，如可应用于企业内部的各类敏感信息的传输加密、存储加密、防止非法第三方获取信息内容；也可用于各种安全认证、网上银行、数字签名等。
[0003]商用密码主要应用于各种敏感信息的加密保护，若商用密码出现错误，将对人们的生活影响较大，因此需要对商用密码进行检测。现有技术中通常采用商用密码检测系统对商用密码进行检测，商用密码检测系统通过复杂的算法对随机产生的大规模的测试数据进行加密和解密验证，以确定商用密码的安全性。该商用密码检测系统需要对商用密码进行大量的数据计算，对计算机的运行处理能力要求高，而且检测速度较慢，无法满足大规模数据检测的需求。
实用新型内容
[0004]本实用新型要解决的技术问题在于，针对现有技术的缺陷，提供一种国家商用密码算法的测试装置。
[0005]本实用新型解决其技术问题所采用的技术方案是:一种国家商用密码算法的测试装置，包括计算机、与所述计算机通过串口相连的可编程门阵列系统；
[0006]所述计算机包括用于产生随机测试数据的数据生成器、与所述数据生成器相连的用于对所述随机测试数据进行拼接的第一数据拼接模块、与所述第一数据拼接模块相连的用于对拼接后的随机测试数据进行加密或解密处理以形成第一加密数据信号或第一解密数据信号的第一加密解密器、与所述第一加密解密器相连的存储器、与存储器相连的比较处理器、与所述比较处理器相连的显示器、分别与所述数据生成器和所述比较处理器相连的用于与所述可编程门阵列系统进行信息交互的第一串口模块以及与所述第一串口模块相连的第一电平转换电路；
[0007]所述可编程门阵列系统包括与所述第一串口模块进行信息交互的第二串口模块、与所述第二串口模块相连的用于对所述随机测试数据进行数据拼接的第二数据拼接模块、与所述第二数据拼接模块相连的用于对拼接后的随机测试数据进行加密或解密以形成第二加密数据信号或第二解密数据信号的第二加密解密器、与所述第二加密解密器相连的处理器电路以及与所述第二串口模块相连的第二电平转换电路；所述处理器电路与所述第二串口模块相连，用于将所述第二加密数据信号或第二解密数据信号先后通过第二串口模块、串口、第一串口模块发送至计算机的比较处理器中；
[0008]所述比较处理器分别将第一加密数据信号与第二加密数据信号、第一解密数据信号与第二解密数据信号进行比较，并将比较结果分别输出至所述存储器和所述显示器。
[0009]优选地，所述第一串口模块包括与所述串口接线相连的第一串口接头和设在所述第一串口接头上的第一串口电路；所述第二串口模块包括与所述串口接线相连的第二串口接头和设在所述第二串口接头上的第二串口电路。
[0010]优选地，所述可编程门阵列系统还包括与所述处理器电路相连的存储电路、与所述处理器电路相连的用于配置和调试检测数据的调试电路、与所述处理器电路相连的用于产生定时信号的定时器电路、与所述处理器电路相连的用于产生时钟信息的时钟电路、与所述处理器电路相连的复位电路、与所述处理器电路相连的用于给所述可编程门阵列系统供电的供电电路。
[0011]优选地，所述第二串口模块、所述第二加密解密器、所述存储电路、所述调试电路以及所述定时器电路与所述处理器电路通过数据总线相连。
[0012]优选地，所述存储电路包括片上存储电路和与外部存储器连接的同步动态随机存储电路。
[0013]优选地，所述可编程门阵列系统还包括与所述复位电路相连的复位按钮。
[0014]优选地，所述串口包括RS232、RS422或RS485串口。
[0015]本实用新型与现有技术相比具有如下优点:实施本实用新型，分别利用设置在计算机内的第一加密解密器、设置在可编程门阵列系统内的第二加密解密器对随机测试数据进行加密或解密处理，采用比较处理器对第一加密解密器和第二加密解密器输出的数据信号进行比较，以测试商用密码的可用性，该测试过程中利用计算机高速的运算性能、可编程门阵列系统的可编程性，简化商用密码测试程序，提高测试速率，以满足大规模数据检测的需求。
【专利附图】
【附图说明】
[0016]下面将结合附图及实施例对本实用新型作进一步说明，附图中:
[0017]图1是本实用新型一实施例中国家商用密码算法的测试装置的原理框图。
[0018]图中:1、计算机；100、数据生成器；101、第一数据拼接模块；102、第一加密解密器；103、比较处理器；104、存储器；105、显示器；106、第一串口模块；107、第一电平转换电路；2、可编程门阵列系统；200、第二串口模块；201、第二加密解密器；202、第二数据拼接模块；203、处理器电路；204、存储电路；205、调试电路；206、定时器电路；207、供电电路；208、时钟电路；209、复位电路；210、第二电平转换电路；3、串口接线。
【具体实施方式】
[0019]为了对本实用新型的技术特征、目的和效果有更加清楚的理解，现对照附图详细说明本实用新型的【具体实施方式】。
[0020]图1示出本实施例中的国家商用密码算法的测试装置。该国家商用密码算法的测试装置包括计算机1、与计算机I通过串口接线3相连的可编程门阵列系统2。可以理解地，该串口接线3可以为RS232、RS422或RS485等异步串口接线。该测试装置利用计算机I高速的运算性能、可编程门阵列系统2的可编程性以及串口接线3的简单性，简化商用密码测试程序，提高测试速率，以满足大规模数据检测的需求。
[0021]具体地，计算机I包括用于产生随机测试数据的数据生成器100、与数据生成器100相连的用于对随机测试数据进行拼接的第一数据拼接模块101、与第一数据拼接模块101相连的用于对拼接后的随机测试数据进行加密或解密处理以形成第一加密数据信号或第一解密数据信号的第一加密解密器102、与第一加密解密器102相连的存储器104、与存储器104相连的比较处理器103、与比较处理器103相连的显示器105、分别与数据生成器100和比较处理器103相连的用于与可编程门阵列系统2进行信息交互的第一串口模块106以及与第一串口模块106相连的第一电平转换电路107。
[0022]可以理解地，数据生成器100可以是数据生成芯片，数据生成芯片上运行采用VC++, VB、Java等编程软件编写的成熟的随机数生成程序。第一数据拼接模块101用于将数据生成器100中形成的32位的随机测试数据拼接后形成128位的随机测试数据，并输出至第一加密解密器102中进行加密或解密处理。第一加密解密器102可以是内置在计算机I内的运行商用密码加密算法及解密算法程序的单片机芯片，用于将拼接后的随机测试数据进行加密处理或解密处理以形成第一加密数据信号或第一解密数据信号并将其存储在存储器104中。可以理解地，存储器104用于存储第一加密数据信号或第一解密数据信号以及比较处理器103的处理结果。比较处理器103可以是内置于计算机I内的中央处理器(CPU)，其具有较快运行速度，以满足国家商用密码算法测试的大规模随机测试数据运算的需求。显示器105用于显示比较处理器103的处理结果，可以是台式电脑中的独立设置的显示器105，也可以是笔记本电脑中的液晶显示屏。第一串口模块106包括与串口接线3相连的第一串口接头和设在第一串口接头上的第一串口电路。第一电平转换电路107用于将数据生成器100以及比较处理器103中低电平信号转换为高电平信号输出至串口接线3，并将通过串口接线3传输的高电平信号转换为低电平信号输出至比较处理器103。
[0023]可编程门阵列系统2包括与第一串口模块106进行信息交互的第二串口模块200、与第二串口模块200相连的用于对随机测试数据进行数据拼接的第二数据拼接模块202、与第二数据拼接模块202相连的用于对拼接后的随机测试数据进行加密或解密以形成第二加密数据信号或第二解密数据信号的第二加密解密器201、与第二加密解密器201通过数据总线相连的处理器电路203以及与第二串口模块200相连的第二电平转换电路210。处理器电路203与第二串口模块200通过数据总线相连，用于将第二加密数据信号或第二解密数据信号先后通过第二串口模块200、串口接线3、第一串口模块106发送至计算机I的比较处理器103。
[0024]可以理解地，第二串口模块200包括与串口接线3相连的第二串口接头和设在第二串口接头上的第二串口电路。在串口与第二串口模块200之间设有第二电平转换电路210，用于将通过串口接线3传输的高电平信号转换成可编程门阵列系统2工作的低电平信号，并将可编程门阵列系统2输出的低电平信号转换成高电平信号通过串口接线3传输至计算机I。第二数据拼接模块202用于将通过串口接线3发送过来的32位的随机测试数据进行拼接，以形成128位的随机测试数据并发送至第二加密解密器201进行处理。第二加密解密器201可以是设置在可编程门阵列系统2上的可运行国家商用密码加密算法及解密算法的单片机芯片，用于对通过串口接线3输入的经第二数据拼接模块202拼接后的随机测试数据进行加密处理或解密处理以形成第二加密数据信号或第二解密数据信号，并将第二加密数据信号或第二解密数据信号发送到处理器电路203。处理器电路203将接收到的第二加密数据信号或第二解密数据信号通过第二串口模块200、串口接线3、第一串口模块106发送到计算机I的比较处理器103。
[0025]本实施例中，采用RS232串口接线3连接计算机I与可编程门阵列系统2。RS232串口接线3接收器的工作电平在+3?+12V，-3?-12V之间；计算机I和可编程门阵列系统2的工作电平为-5V，5V。为保证计算机1、串口接线3、可编程门阵列系统2的正常工作，在第一串口模块106与串口接线3之间设有第一电平转换电路107，第二串口模块200与串口接线3之间设有第二电平转换电路210。可以理解地，第一电平转换电路107和第二电平转换电路210可以采用用于提供TIA/EIA-232-F电平的MAX232芯片。
[0026]具体地，比较处理器103分别将存储在存储器104中的第一加密数据信号与通过第一串口模块106输入的第二加密数据信号、存储在存储器104中的第一解密数据信号与通过第一串口模块106输入的第二解密数据信号进行比较，若第一加密数据信号与第二加密数据信号一致，则该国家商用密码加密算法可用，反之则不可用；第一解密数据信号与第二解密数据信号一致，则该国家商用密码解密算法可用，反之则不可用。比较处理器103将比较结果输出至存储器104，以便于进行数据查验；并将比较结果输出至显示器105，以供用户查看比较结果。
[0027]本实施例中，数据生成器100中运行VC++编程软件编写的随机数生成程序，以生成32位的随机测试数据data, key, random,将该32位的随机测试数据发送至第一数据拼接模块101进行拼接后传送至第一加密解密器102中进行加密处理或解密处理，再将加密处理后形成的第一加密数据信号和解密处理后形成的第一解密数据信号存储在存储器104。数据生成器100同时将生成的32位的随机测试数据data, key, random通过第一串口模块106、串口接线3、第二串口模块200传送至可编程门阵列系统2，第二串口模块200将接收到的32位的随机测试数据传送至第二数据拼接模块202进行拼接处理，以形成128位的随机测试数据，并将拼接后的128位的随机测试数据传送至第二加密解密器201进行加密处理或解密处理，再将加密处理后形成的第二加密数据信号或解密处理后形成的第二解密数据信号传送到处理器电路203 ;处理器电路203将第二加密数据信号或第二解密信号通过第二串口模块200、串口接线3、第一串口模块106传送至比较处理器103。比较处理器103比较接收到的第一加密数据信号与第二加密数据信号是否一致，若一致则该国家商用密码加密算法可用，反之则不可用；比较处理器103比较接收到的第一解密数据信号与第二解密数据信号是否一致，若一致则固定商用密码解密算法可用，反之则不可用。可以理解地，在第一串口模块106与串口接线3之间设有第一电平转换电路107，第二串口模块200与串口接线3之间设有第二电平转换电路210。
[0028]可编程门阵列系统2还包括与处理器电路203通过数据总线相连的存储电路204、与处理器电路203通过数据总线相连的用于配置和调试检测数据的调试电路205、与处理器电路203通过数据总线相连的用于产生定时信号的定时器电路206、与处理器电路203相连的用于产生时钟信息的时钟电路208、与处理器电路203相连的复位电路209、与处理器电路203相连的用于给可编程门阵列系统2供电的供电电路207。可以理解地，存储电路204包括片上存储电路和与外部存储器连接的同步动态随机存储电路。可编程门阵列系统2还包括与复位电路209相连的复位按钮。
[0029]本实施例中，可编程门阵列系统2可以采用ALTERA公司开发的CYCL0NEIIEP2C35、EPCS16、EPM3128AT、FAT245 芯片、50MHz 晶振、RS233、78D05AL、LM2676、AME1117ECCTZ-ADJ/1A、SDRAM等芯片和按钮。CYCL0NEIIEP2C35为可编程门阵列系统2的主控芯片，CYCL0NEIIEP2C35上设有N10SIICPU，其中N10SIICPU及其外围电路构成处理器电路203。N10SIICPU与调试电路205、存储电路204、定时器电路206、第二串口模块200、第二加密解密器201之间通过Avalon三态总线相连。时钟电路208包括50MHz晶振与PLL，其中，PLL用于产生SDARM和CPU时钟。复位电路209与复位按钮相连，以控制可编程门阵列系统2进行商用密码检测过程中的数据复位。存储电路204包括内置于N10SIICPU上的on-chipram或与N10SIICPU通过SDRAM接口相连的SDRAM。定时器电路206包括可编程定时器ICCD4541芯片及其外围电路。调试电路205包括EPCS16、FAT245、EPM3128AT等芯片及其外围电路。供电电路207包括78D05AL、LM2676、AMEl 117ECCTZ-ADJ/1A等芯片及其外围电路。串口接线3为RS-232串口接线。
[0030]本实用新型是通过一个具体实施例进行说明的，本领域技术人员应当明白，在不脱离本实用新型范围的情况下，还可以对本实用新型进行各种变换和等同替代。另外，针对特定情形或具体情况，可以对本实用新型做各种修改，而不脱离本实用新型的范围。因此，本实用新型不局限于所公开的具体实施例，而应当包括落入本实用新型权利要求范围内的全部实施方式。
【权利要求】
1.一种国家商用密码算法的测试装置，其特征在于:包括计算机(I)、与所述计算机(I)通过串口接线(3)相连的可编程门阵列系统(2)； 所述计算机(I)包括用于产生随机测试数据的数据生成器(100)、与所述数据生成器(100)相连的用于对所述随机测试数据进行拼接的第一数据拼接模块(101)、与所述第一数据拼接模块(101)相连的用于对拼接后的随机测试数据进行加密或解密处理以形成第一加密数据信号或第一解密数据信号的第一加密解密器(102)、与所述第一加密解密器(102)相连的存储器(104)、与存储器(104)相连的比较处理器(103)、与所述比较处理器(103)相连的显示器(105)、分别与所述数据生成器(100)和所述比较处理器(103)相连的用于与所述可编程门阵列系统(2)进行信息交互的第一串口模块(106)以及与所述第一串口模块(106)相连的第一电平转换电路(107)； 所述可编程门阵列系统(2)包括与所述第一串口模块(106)进行信息交互的第二串口模块(200)、与所述第二串口模块(200)相连的用于对所述随机测试数据进行数据拼接的第二数据拼接模块(202)、与所述第二数据拼接模块(202)相连的用于对拼接后的随机测试数据进行加密或解密以形成第二加密数据信号或第二解密数据信号的第二加密解密器(201)、与所述第二加密解密器(201)相连的处理器电路(203)以及与所述第二串口模块(200)相连的第二电平转换电路(210);所述处理器电路(203)与所述第二串口模块(200)相连，用于将所述第二加密数据信号或第二解密数据信号先后通过第二串口模块(200)、串口接线(3 )、第一串口模块(106 )发送至计算机(I)的比较处理器(103 )中； 所述比较处理器(103)分别将第一加密数据信号与第二加密数据信号、第一解密数据信号与第二解密数据信号进行比较，并将比较结果分别输出至所述存储器(104)和所述显示器(105)。
2.根据权利要求1所述的国家商用密码算法的测试装置，其特征在于:所述第一串口模块(106)包括与所述串口接线(3)相连的第一串口接头和设在所述第一串口接头上的第一串口电路；所述第二串口模块(200)包括与所述串口接线(3)相连的第二串口接头和设在所述第二串口接头上的第二串口电路。
3.根据权利要求2所述的国家商用密码算法的测试装置，其特征在于:所述可编程门阵列系统(2)还包括与所述处理器电路(203)相连的存储电路(204)、与所述处理器电路(203)相连的用于配置和调试检测数据的调试电路(205)、与所述处理器电路(203)相连的用于产生定时信号的定时器电路(206)、与所述处理器电路(203)相连的用于产生时钟信息的时钟电路(208)、与所述处理器电路(203)相连的复位电路(209)、与所述处理器电路(203)相连的用于给所述可编程门阵列系统(2)供电的供电电路(207)。
4.根据权利要求3所述的国家商用密码算法的测试装置，其特征在于:所述第二串口模块(200)、所述第二加密解密器(201)、所述存储电路(204)、所述调试电路(205)以及所述定时器电路(206)与所述处理器电路(203)通过数据总线相连。
5.根据权利要求3所述的国家商用密码算法的测试装置，其特征在于:所述存储电路(204)包括片上存储电路和与外部存储器连接的同步动态随机存储电路。
6.根据权利要求3所述的国家商用密码算法的测试装置，其特征在于:所述可编程门阵列系统(2)还包括与所述复位电路(209)相连的复位按钮。
7.根据权利要求1?6任一项所述的国家商用密码算法的测试装置，其特征在于:所 述串口接线(3)包括RS232、RS422或RS485串口接线。
【文档编号】G06F11/36GK203941522SQ201420369361
【公开日】2014年11月12日 申请日期:2014年7月3日 优先权日:2014年7月3日
【发明者】吴国城, 龚向东, 曾广旺, 张剑宇 申请人:深圳华视微电子有限公司