基于PowerPC架构中央处理器的通用核心板的制作方法
【专利摘要】本实用新型公开了基于PowerPC架构中央处理器的通用核心板，包括中央处理器、现场可编程门阵列、通信单元、存储单元、温度传感器以及实时时钟模块；其中，现场可编程门阵列通过PCI?E接口、SRIO接口、LBC接口、GPIO接口以及IRQ接口与中央处理器连接；通信单元包括通用异步收发传输器和以太网模块，通用异步收发传输器通过RS232接口与中央处理器连接，以太网模块通过RGMⅡ接口与中央处理器连接；存储单元包括SD卡、NorFlash、NandFlash、USB控制器以及DDR3，NandFlash通过eLBC接口连接中央处理器，DDR3通过内存控制器连接中央处理器。本实用新型提供的通用核心板，集成度高、体积小、外设接口丰富，适合于集成到用户目标板卡内，缩短设计人员的产品开发时间。
【专利说明】
基于Power PG架构中央处理器的通用核心板
技术领域
[0001 ]本实用新型涉及集成电路技术领域，具体涉及一种基于PowerPC架构中央处理器的通用核心板。
【背景技术】
[0002]核心板是将迷你PC的核心功能打包封装的一块电子主板。大多数核心板集成了中央处理器(CPU，Central Processing Unit)、存储设备以及引脚，通过引脚与配套底板连接在一起从而实现某个领域的系统芯片。一方面，由于核心板集成了核心的通用功能，所以它可以定制各种不同的底板，大大提高了单片机的开发效率;另一方面，核心板作为一块独立的模块分离出来，也降低了开发难度，增加了系统的稳定性和可维护性。
[0003]中央处理器是核心板中最重要的一个部分。随着嵌入式技术的快速发展，科技领域产生了众多的中央处理器架构和标准，各种中央处理器型号更是不断涌现。例如，目前市场上流行的中央处理器类型包括ARM、P0wer、DSP、M⑶、MIPS等，具体器件型号更是高达成百上千种。各种中央处理器的总线接口和外设接口又都是千差万别，很难找到一种中央处理器能灵活定制其外设，造成最终产品的设计中，难以用单个中央处理器来提供所有的特殊接口，且性能低、难以达到高集成度、开发难度大。
【实用新型内容】
[0004]本实用新型所要解决的是现有的核心板难以用单个中央处理器提供所有特殊接口、集成度低、性能低、开发难度大的问题。
[0005]本实用新型通过下述技术方案实现:
[0006]一种基于PowerPC架构中央处理器的通用核心板，包括中央处理器、现场可编程门阵列、通信单元、存储单元、温度传感器以及实时时钟模块;其中，所述现场可编程门阵列通过PC1-E接口、SR1接口、LBC接口、GP10接口以及IRQ接口与所述中央处理器连接;所述通信单元包括通用异步收发传输器和以太网模块，所述通用异步收发传输器通过RS232接口与所述中央处理器连接，所述以太网模块通过RGMII接口与所述中央处理器连接;所述存储单元包括SD卡、NorFl ash、NandF I ash、U SB控制器以及DDR3，NandF Iash通过eLBC接口连接所述中央处理器，DDR3通过内存控制器连接所述中央处理器;所述温度传感器用于检测待测物体温度，所述实时时钟模块用于提供系统时间。
[0007]本实用新型提供的通用核心板，具有温度传感器、实时时钟模块、SD卡、NorFlash、NandFlash、USB控制器以及以太网模块，提供PC1-E接口、SR1接口、LBC接口以及GP1接口到现场可编程门阵列，具备DMA传输功能。该核心板集成度高、体积小、外设接口丰富，适合于集成到用户目标板卡内，缩短设计人员的产品开发时间。
[0008]可选的，所述中央处理器为飞思卡尔半导体公司的P2020处理器。
[0009]可选的，所述现场可编程门阵列为赛灵思公司的Kintex-7芯片。
[0010]可选的，所述以太网模块有两路;一路以太网模块以PHY芯片/变压器输出，另一路以太网模块外接铜网线或SFP光模块。
[0011]可选的，所述基于PowerPC架构中央处理器的通用核心板还包括电源模块、复位模块以及时钟模块;所述复位模块用于为通用核心板内的器件提供复位管理功能;所述时钟模块用于为通用核心板内的器件提供各种时钟;所述电源模块用于为通用核心板内的器件提供供电电压。
[0012]本实用新型与现有技术相比，具有如下的优点和有益效果:
[0013]本实用新型提供的通用核心板，能够提供丰富多样的外设接口，通用性、兼容性强，能适应大部分新产品的开发及原有产品的升级，从而缩短设计人员的产品开发时间，降低产品开发成本。同时，本核心板还具有集成度高、体积小的优点。
【附图说明】
[0014]此处所说明的附图用来提供对本实用新型实施例的进一步理解，构成本申请的一部分，并不构成对本实用新型实施例的限定。在附图中:
[0015]图1是本实用新型实施例的通用核心板的结构示意图。
【具体实施方式】
[0016]为使本实用新型的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本实用新型作进一步的详细说明，本实用新型的示意性实施方式及其说明仅用于解释本实用新型，并不作为对本实用新型的限定。
实施例
[0017]图1是本实用新型实施例的基于PowerPC架构中央处理器的通用核心板的结构示意图，所述基于PowerPC架构中央处理器的通用核心板包括中央处理器10、现场可编程门阵列11、通信单元、存储单元、温度传感器18以及实时时钟(RTC，Real Time Clock)模块20。
[0018]在本实施例中，所述中央处理器(CI3U,Central Processing Unit)10为飞思卡尔半导体公司的P2020处理器。P2020处理器基于PowerPC的架构，内嵌了增强的通信处理单元和加密单元。POWER的全称为Performance Optimized With Enhanced RISC，即增强RISC性能优化，是1991年由Apple、IBM、M0t0r0la组成的A頂联盟所发展出的微处理器架构，具有结构简单、效率高、伸缩性好、方便灵活的特点。
[0019]所述现场可编程门阵列(FPGA，FieldProgramming Gate Array ) 11通过PC1-E(Peripheral Component Interconnect Express)接口、SR10(Serial Rapid InputOutput)接口、LBC(Local Bus Controller)接口、GPICKGeneral Purpose Input Output)接口以及IRQ(Interrupt Request)接口与所述中央处理器10连接。在本实施例中，所述现场可编程门阵列11为赛灵思公司的Kintex-7芯片。具体地，Kintex-7芯片通过一路Xl模式的PC1-E接口与所述中央处理器10相连，连接速率达2.5Gbps，通过一路Xl模式的SR1接口与所述中央处理器10相连，连接速率达2.5Gbps JR1接口是面向嵌入式系统开发提出的高可靠、高性能、基于包交换的新一代高速互联技术，已于2004年被国际标准化组织和国际电工协会批准为IS0/IE⑶IS 18372标准。SR1接口是面向串行背板、DSP和相关串行数据平面连接应用的串行RAPID 1/0接口，串行RAPID 1/0接口包含一个三层结构的协议，即物理层、传输层、逻辑层。物理层定义电气特性、链路控制、低级错误管理;传输层定义包交换、路由和寻址机制;逻辑层定义总体协议和包格式。串行RAPID I/O接口可以实现最低引脚数量，采用DMA传输，支持复杂的可扩展拓扑，多点传输;可选的1.25Gbps、2.5Gbps、3.125Gbps三种速度能满足不同应用需求。
[0020]GP1接口通过P2020处理器的内部逻辑资源来实现，共16路，各路输入/输出方向可自定义。IRQ接口的作用是执行硬件中断请求的动作，用来停止其相关硬件的工作状态，实现实时硬件响应。LBC接口的作用是提供指令交换、同步/异步数据存储。FPGA是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物，它是作为专用集成电路领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。现代FPGA还集成了高速串行收发器(Serdes)，可实现多种高速串行总线协议。
[0021 ] 所述通信单元包括通用异步收发传输器(UART ,Universal AsynchronousReceiver Transmitter)12和以太网模块。所述通用异步收发传输器12通过RS232接口与所述中央处理器10连接，使用P2020处理器上的两路RS232接口，通过RS232电平收发器输出，通过16.384MHz时钟来实现可编程波特率，从4800Hz到IMHz可调。RS232接口符合EIA制定的串行数据通信接口标准，被广泛用于计算机串行接口外设连接和工业控制、现场通信、远距离通信等场合。RS232接口采用单端电平标准，以+3至+15V表示数据0，以-3至-15V表示数据
I。所述以太网模块通过P2020处理器的RGMII接口与所述中央处理器10连接，实现核心板与以太网之间的数据交换，以太网可以为千兆以太网。千兆以太网是建立在基础以太网标准之上的技术，和大量使用的以太网与快速以太网完全兼容，并利用了原以太网标准所规定的全部技术规范，其中包括CSMA/CD协议、以太网帧、全双工、流量控制以及IEEE802.3标准中所定义的管理对象。千兆以太网最高线速率1.0Gbps，采用8B10B编码，在全双工模式下，最高可实现200MB的双向传输带宽。在本实施例中，所述以太网模块有两路，一路以太网模块131以PHY(Physical Layer)芯片/变压器输出，另一路以太网模块132外接铜网线或SFP(Small Form-factor Pluggable)光模块。所述核心板具有以太网通信模块、RS232通信接口，可以满足多种总线连接，适应不同的产品需求，实现核心板通信设计通用性、兼容性的最大化。
[0022]所述存储单元包括SD 卡 14、NorFlash 15、NandFlash 16、USB 控制器 17 以及 DDR319oNandFlash 16是闪存的一种，其内部采用非线性宏单元模式，为固态大容量内存的实现提供了廉价有效的解决方案。NandFlash 16具有容量较大、改写速度快等优点，适用于大量数据的存储，具有体积小、功耗低、可靠性高的特点。在本实施例中,NandFlash 16通过eLBC(Enhance Local Bus Controller)接口连接所述中央处理器10，DDR3 19通过内存控制器连接所述中央处理器10。
[0023]所述温度传感器18和所述实时时钟模块20均与所述中央处理器10连接。所述温度传感器18用于检测待测物体温度，将待测物体温度以电信号形式发送至所述中央处理器10;所述实时时钟模块20用于提供系统时间。与现有的核心板相同，本实施例的核心板还包括电源模块、复位模块以及时钟模块。所述复位模块用于为通用核心板内的器件提供复位管理功能，所述复位管理功能包括上电复位、冷复位、热复位、看门狗复位等;所述时钟模块用于为通用核心板内的器件提供各种时钟，包括100MHz、33MHz、16.384MHz ,156.25MHz、125MHz等频点;所述电源模块将+5V电源通过DC-DC电源模块和LDO电源模块转换为+3.3V、+2.5V、+1.5V、+1.2V、+1.0V等通用核心板内的器件所需的供电电压。
[0024]综上所述，本实施例提供的核心板具有多种总线接口和外设接口，将其应用于产品设计中，可以满足不同产品的不同需求，从而实现设计兼容性的最大化，保证核心板的通用性和兼容性，使之适应大部分新产品的开发及原有产品的升级，从而缩短产品开发的周期，降低产品开发的成本。
[0025]以上所述的【具体实施方式】，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本实用新型的【具体实施方式】而已，并不用于限定本实用新型的保护范围，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
【主权项】
1.一种基于PowerPC架构中央处理器的通用核心板，其特征在于，包括中央处理器、现场可编程门阵列、通信单元、存储单元、温度传感器以及实时时钟模块;其中， 所述现场可编程门阵列通过PC1-E接口、SR10接口、LBC接口、GP10接口以及IRQ接口与所述中央处理器连接； 所述通信单元包括通用异步收发传输器和以太网模块，所述通用异步收发传输器通过RS232接口与所述中央处理器连接，所述以太网模块通过RGM Π接口与所述中央处理器连接； 所述存储单元包括SD卡、NorFl ash、NandFl ash、USB控制器以及DDR3，NandFl ash通过eLBC接口连接所述中央处理器，DDR3通过内存控制器连接所述中央处理器； 所述温度传感器用于检测待测物体温度，所述实时时钟模块用于提供系统时间。2.根据权利要求1所述的基于PowerPC架构中央处理器的通用核心板，其特征在于，所述中央处理器为飞思卡尔半导体公司的P2020处理器。3.根据权利要求1所述的基于PowerPC架构中央处理器的通用核心板，其特征在于，所述现场可编程门阵列为赛灵思公司的Kintex-7芯片。4.根据权利要求1所述的基于PowerPC架构中央处理器的通用核心板，其特征在于，所述以太网模块有两路； 一路以太网模块以PHY芯片/变压器输出，另一路以太网模块外接铜网线或SFP光模块。5.根据权利要求1所述的基于PowerPC架构中央处理器的通用核心板，其特征在于，还包括电源模块、复位模块以及时钟模块； 所述复位模块用于为通用核心板内的器件提供复位管理功能； 所述时钟模块用于为通用核心板内的器件提供各种时钟； 所述电源模块用于为通用核心板内的器件提供供电电压。
【文档编号】G06F15/78GK205692167SQ201620558161
【公开日】2016年11月16日
【申请日】2016年6月12日 公开号201620558161.7, CN 201620558161, CN 205692167 U, CN 205692167U, CN-U-205692167, CN201620558161, CN201620558161.7, CN205692167 U, CN205692167U
【发明人】李璞, 雷宇, 孙海飙, 戴荣, 阴陶, 林峰
【申请人】成都傅立叶电子科技有限公司