一种同时使用大电阻和大电容的电路及设计方法与流程

本发明涉及电路技术领域，尤其涉及一种同时使用大电阻和大电容的电路及设计方法。

背景技术：

在很多电路中都不可避免的要同时使用大电容和大电阻，例如电容耦合电路、dcoc电路。在这些电路中的电容值和电阻值通常都很大；当然大电容和大电阻都是相对来说的，一般认为电路中电容值在几pf以上的为大电容，电阻值在几十kω以上的为大电阻。通常在使用数值比较大的mim电容(metalinsulatormetal，金属-电介质-金属)和poly电阻时，最大的挑战是这两种元器件都需要占用很大的空间，导致在电路设计时很难满足小型化的要求。

技术实现要素：

针对现有技术中存在的mim电容和poly电阻占用很大空间导致难以满足小型化要求的问题，本发明实施例提出了一种设计更为合理的大电阻和大电容的电路及设计方法。

为了实现上述目的，本发明实施例提出了一种同时使用大电阻和大电容的电路，包括poly电阻阵列和mim电阵列；所述poly电阻的宽度取工艺最小宽度以实现高阻值；poly电阻阵列由多个形状相同的poly电阻单元并行排列组成,且poly电阻单元两端的接触端口规则排列于poly电阻阵列的两侧；所述mim电容阵列包括n个规则排列的mim电容单元，且电容阵列设置在poly电阻阵列之上；其中所述poly电阻单元的长度大于所述mim电容阵列的总长度，以使所述poly电阻两侧的接触端口伸出所述mim电容阵列的两侧。

其中，所述mim电容阵列由n个mim电容单元规则排列组成，其中所述mim电容单元为正方形或长方形，构成的电容阵列也为正方形或长方形。

其中,所述电阻阵列由多个矩形poly电阻单元组成，且所述矩形poly电阻以长边并行排列，形成poly电阻阵列，所述电阻阵列为正方形或长方形。

其中，所述每一矩形poly电阻单元的宽度为w，其中w≥工艺中最小poly宽度。

同时，本发明实施例还提出了一种同时使用大电阻和大电容的电路设计方法，包括：

确定所需的电阻值及电容值，确定电路的生产工艺；

根据所需的电容值确定需要的电容单元规格以及数量，然后确定mim电容阵列所需的面积；

依据电路的生产工艺，以poly允许的最小宽度来确定矩形poly电阻单元的宽度；根据所需的电阻值确定所需的poly电阻单元长度及数量，并以此确定poly电阻阵列所需的面积；

根据poly电阻阵列所需的面积和mim电容阵列所需的面积，确定poly电阻阵列和mim电容阵列的形状，使mim电容阵列设置于poly电阻阵列之上，且poly电阻阵列长度大于电容阵列总长度，以便两侧的接触端口延伸出所述mim电容阵列的两侧。

本发明的上述技术方案的有益效果如下：上述方案中提出了一种同时使用大电阻和大电容的电路及设计方法，通过将poly电阻和mim电容层叠设置，可以实现最大限度的节省空间，实现电路的小型化。另外，本发明还可以用于数字电视芯片和系统。

附图说明

图1为本发明实施例的同时使用大电阻和大电容的电路结构示意图；

图2为举例说明的一个实际电路的结构示意图。

具体实施方式

为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。

本发明实施例提出了一种同时使用大电阻和大电容的电路，如图1所示的，所述mim电容单元为正方形，构成mim电容阵列，且所述电容阵列沿竖直和水平方向均平均分布，形成了正方形。所述poly电阻单元为矩形，以矩形的poly电阻的长边并行排列形成poly电阻阵列。

其中，所述矩形的poly电阻单元的宽度为w，其中w≥电路工艺中最小poly宽度，以最小的面积实现阻值最大化；

其中，要保证poly电阻长度大于电容阵列总长度，使两侧的接触端口延伸出mim电容阵列的两侧，便于电阻连线；

同时，本发明实施例还提出将大电容层叠于大电阻层之上的设计方法，大大节约了面积。

本发明实施例对于现有的大电阻和大电容的电路，可以节约面积，且不影响电路效果；尤其在对电容和电阻的绝对值要求不是太严格时，该方法可以节约50％左右的面积。

图2是以一个实际的差分电容耦合电路为例，采用tsmc1p5m、0.18um工艺，其中poly电阻约为14.7mω*2，电容取值为4pf*2。

在tsmc018工艺中，4pf*2的mim电容需要16个22um*22um的电容并联，以横8竖3构成电容阵列。多出2个电容为其他电路所用。

在tsmc018工艺，poly电阻最小宽度为1um，而poly本身最小宽度为0.18um，那么取0.18um宽的poly来做电阻，大大提升电阻值，同时缩小面积。当然tsmc规则中不会提议这样做，但实际流片效果很是不错。6个并联的电容长度约147.01um，电阻单元采用长宽比为150um/0.18um的poly电阻，150um的长度刚好使电阻单元两端的接触端口延伸在电容阵列之外。14.7mω*2的电阻需要约110根电阻单元串联，以长边150um并行排列，构成电阻阵列。

如图2所示的，本发明实施例中通过把电阻阵列横放在电容阵列之下，整体电路中只有mim电容的面积，而所有poly电阻都是隐藏在电容之下，没有额外占用面积，使整体占用面积相对于不使用该办法缩小约50％的面积。(图2中电阻被覆盖已经无法看到，只能看到顶层的mim电容。)

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

技术特征：

技术总结
本发明提供一种同时使用大电阻和大电容的电路及设计方法，其中同时使用大电阻和大电容的电路中，poly电阻阵列采用工艺最小poly宽度来实现高阻值，MIM电容阵列设置在poly电阻阵列之上来节省面积。其中所述poly电阻阵列由多个形状相同的poly电阻单元并行排列组成，使所有poly电阻单元两端的接触端口规则排列；其中所述MIM电容阵列由N个规则排列的MIM电容单元构成。其中所述poly电阻单元的长度大于所述MIM电容阵列的总长度，以使所述poly电阻单元两侧的接触端口伸出所述MIM电容阵列的两侧，便于电阻连线。

技术研发人员：王亚杰
受保护的技术使用者：北京海尔集成电路设计有限公司
技术研发日：2017.05.25
技术公布日：2017.09.22