本发明主要涉及到基于gpgpu调试技术设计领域，特指基于jtag的gpgpu调试技术实现。
背景技术：
gpgpu芯片调试技术主要依赖前期芯片设计阶段调试软件驱动程序以及特定的应用程序，项目开发过程通常市场压力大，软件应用调试通常很难在流片前完成所有应用场景的调试,流片后的软件调试需要一种独立性强，可控制性，可观察性强的调试手段。
比较通用的手段直接通过pcie功能性通道进行访问内部可读写寄存器，探测芯片内部运行状态，这种方法有很大的局限性，依赖于pcie本身的运行状态，可操作性受限。
技术实现要素：
本发明要解决的问题就在于：针对现有应用的需求，本发明提供一种相对简单、硬件资源占比很小、能实时控制以及观察的调试手段。
与现有技术相比，本发明的优点就在于：1、灵活性高：本发明提出的基于jtag接口的gpgpu调试技术实现即适用于常用的调试也适用于极限情况的调试；2、逻辑资源少，本发明支持jtag到两种总线的转换，消耗的硬件资源比较少；3、可复用性强：本发明采用独立的测试调试逻辑实现，可重用性强，能在gpgpu高性能通用型图形芯片设计重复使用。
附图说明
图1是gpgpu调试系统的结构图。
具体实施方式
以下将结合附图和具体实线对本发明做进一步详细说明。
如图1所示，本发明的基于jtag的gpgpu调试技术实现分为四个部分，第一部分：兼容ieee1149.1协议的jtag接口通过tap控制器进行串并转换。分别由tap转换jtag时序，再读写寄存器，再同步处理，再启动总线操作。第二部分：内部总线复用模块负责将传递到各路总线上，本发明仅支持互联总线（jjw-ib）、本地总线（jjw-lb）两种总线，通过配置寄存器选通总线接口。第三阶段：并行数据转换成jjw-ib、jjw-lb。由ib端口模块完成并行数据到jjw-ib的转换，选通ib端口寄存器后，通过并行数据写选择ib端口寄存器，再依次写访问的地址寄存器，目标数据，读写操作寄存器，启动访问寄存器。同理选通lb端口寄存器，通过lb端口模块完成并行数据到jjw-lb总线的转换，再依次写访问的地址寄存器，目标数据，读写操作寄存器，启动访问寄存器。读写操作的完成需要通过状态寄存器确认读写操作是否正常完成。第四部分，状态监控模块，直接来源于gpgpu全芯片各模块的状态信号，此模块保证了芯片在软件错误操作下，通过jtag也能将芯片内部状态读取出来。整个基于jtag的gpgpu调试逻辑较简单，但为gpgpu调试增加了一种可靠性特别强的调试手段。