本发明涉及通信系统技术领域,特别涉及一种多线程spi通信数据传输方法。
背景技术:
随着科技的快速发展,各种软硬件设备更新换代速度加快,功能增多,需要处理的数据越来越多,尤其是对老旧系统进行升级换代,为了适应新系统对数据处理量的需求,可能所有的硬件电路板都需要更换,而硬件设备的研发和生产占用的成本比较高,这将造成比较大的浪费。
现有技术中,通过标准的spi传输数据(如附图1所示)采用的是全双工的同步串口协议,通过同步时钟来控制数据的传输,同步时钟的频率会影响数据的传输数率,而同步时钟的频率不能放大很多,否则会导致数据误码率的提高。在通信信号处理过程中,通信板之间传输的数据会很大,标准的spi传输数据无法满足大规模的数据传输。
同时,为了减少物质成本以及再次研发的时间成本,本发明方案进行了相关研究。
技术实现要素:
本发明的目的在于:提供了一种多线程spi通信数据传输方法,应用多线程spi通信数据传输方式可以增大数据传输量和处理量,提高了系统效率,同时节约了物质成本和及再次研发的时间成本。
本发明采用的技术方案如下:
一种多线程spi通信数据传输方法,包括以下步骤:
步骤1:将旧电路板中fpga备用引脚线路或者闲置引脚线路再次连线,增加spi通信中tdo或者tdi线路,其他cs和sclk线路不变;
步骤2:编写程序,若增加tdi线路,将输入并行数据改为串行数据,然后存储调用;若增加tdo线路,提高处理串行数据时钟速率,将数据转换为并行向外输出;
步骤3:将硬件电路板之间的通信用标准通信插头进行连接;
步骤4:发送数据时,sclk速率设置为低速率,若使用2条发送线路,提前将要发送的数据按照交替方式转换成2路并行数据,即处理数据串转并的系统时钟速率是sclk时钟的2倍,即可发送2倍的数据量;
步骤5:接收数据时,若使用2条接收线路,将接收的数据按照交替方式合并成1路串行数据,即处理数据并转串的系统时钟速率不低于sclk时钟,即可接收2倍的数据量。
本发明的工作原理为:对标准spi协议进行改进,不改变sclk速率,增加txd线程,在发送数据时,使用2条txd发送线路,在发送txd数据前,按照交替方式将1路串行数据转换成2路并行数据,再通过txd线路发送,那么处理数据串转并的系统时钟速率是sclk时钟的2倍。这样在不改变sclk速率条件下,就能发送2倍的数据量,每增加一条线路,就会增加1倍的数据发送量。
进一步地,所述步骤4中每增加一条线路,就会增加1倍的数据传输量。
进一步地,所述步骤5中每增加一条线路,就会增加1倍的数据接收量。
进一步地,所述步骤4中的sclk速率设置为低速率的范围为1mhz~9mhz。通过这样设置,可以保证数据的稳定性,其中的sclk速率优选为5mhz。
综上所述,由于采用了上述技术方案,本发明的有益效果是:
1.一种多线程spi通信数据传输方法,应用多线程spi通信数据传输方式可以增大数据传输量和处理量,提高了系统效率,同时节约了物质成本和及再次研发的时间成本。
2.本发明通过对数据串转并和并转串,可以成倍提高发射和接收数据量,每增加一根接收或发射通信线,即可增加接收或发射一倍的数据量。
附图说明
本发明将通过例子并参照附图的方式说明,其中:
图1是现有技术中标准的spi传输数据方式的示意图;
图2是本发明的工作示意图;
具体实施方式
本说明书中公开的所有特征,或公开的所有方法或过程中的步骤,除了互相排斥的特征和/或步骤以外,均可以以任何方式组合。
下面结合图1至图2对本发明作详细说明。
实施例
如图1至图2所示,一种多线程spi通信数据传输方法,包括以下步骤:
步骤1:将旧电路板中fpga备用引脚线路或者闲置引脚线路再次连线,增加spi通信中tdo或者tdi线路,其他cs和sclk线路不变;
步骤2:编写程序,若增加tdi线路,将输入并行数据改为串行数据,然后存储调用;若增加tdo线路,提高处理串行数据时钟速率,将数据转换为并行向外输出;
步骤3:将硬件电路板之间的通信用标准通信插头进行连接;
步骤4:发送数据时,sclk速率设置为低速率,若使用2条发送线路,提前将要发送的数据按照交替方式转换成2路并行数据,即处理数据串转并的系统时钟速率是sclk时钟的2倍,即可发送2倍的数据量;
步骤5:接收数据时,若使用2条接收线路,将接收的数据按照交替方式合并成1路串行数据,即处理数据并转串的系统时钟速率不低于sclk时钟,即可接收2倍的数据量。
本发明的工作原理为:对标准spi协议进行改进,不改变sclk速率,增加txd线程,在发送数据时,使用2条txd发送线路,在发送txd数据前,按照交替方式将1路串行数据转换成2路并行数据,再通过txd线路发送,那么处理数据串转并的系统时钟速率是sclk时钟的2倍。这样在不改变sclk速率条件下,就能发送2倍的数据量,每增加一条线路,就会增加1倍的数据发送量。
其中,所述步骤4中的sclk速率设置为低速率的范围为1mhz~9mhz。通过这样设置,可以保证数据的稳定性,其中的sclk速率优选为5mhz。
以上所述,仅为本发明的优选实施方式,但本发明的保护范围并不局限于此,任何熟悉本领域的技术人员在本发明所揭露的技术范围内,可不经过创造性劳动想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求书所限定的保护范围为准。
1.一种多线程spi通信数据传输方法,其特征在于,包括以下步骤:
步骤1:将旧电路板中fpga备用引脚线路或者闲置引脚线路再次连线,增加spi通信中tdo或者tdi线路,其他cs和sclk线路不变;
步骤2:编写程序,若增加tdi线路,将输入并行数据改为串行数据,然后存储调用;若增加tdo线路,提高处理串行数据时钟速率,将数据转换为并行向外输出;
步骤3:将硬件电路板之间的通信用标准通信插头进行连接;
步骤4:发送数据时,sclk速率设置为低速率,若使用2条发送线路,提前将要发送的数据按照交替方式转换成2路并行数据,即处理数据串转并的系统时钟速率是sclk时钟的2倍,即可发送2倍的数据量;
步骤5:接收数据时,若使用2条接收线路,将接收的数据按照交替方式合并成1路串行数据,即处理数据并转串的系统时钟速率不低于sclk时钟,即可接收2倍的数据量。
2.根据权利要求1所述的一种多线程spi通信数据传输方法,其特征在于:所述步骤3中编写程序时要处理串并数据系统时钟与spi通信时钟sclk之间的关系。
3.根据权利要求1所述的一种多线程spi通信数据传输方法,其特征在于:所述步骤4中每增加一条线路,就会增加1倍的数据传输量。
4.根据权利要求1所述的一种多线程spi通信数据传输方法,其特征在于:所述步骤5中每增加一条线路,就会增加1倍的数据接收量。
5.根据权利要求1所述的一种多线程spi通信数据传输方法,其特征在于:所述步骤4中的sclk速率设置为低速率的范围为1mhz~9mhz。