本公开涉及逻辑仿真装置和逻辑仿真程序。
背景技术:
1、在设计包括多个电阻变化型存储器元件的存储器电路时,为了验证对指定地址处的电阻变化型存储器元件的正确访问,进行其中存储器电路被建模的仿真(例如,参见专利文献1)。
2、引文列表
3、专利文献
4、专利文献1:日本未经审查的专利申请公开no.2012-243149
技术实现思路
1、顺便提及,在逻辑仿真装置中,在电阻变化型存储器元件由电阻逻辑元件表示的情况下,电阻变化型存储器元件的信号电平仅可由0和1这两种状态表示。这造成无法再现对电阻变化型存储器元件的数据写入和从电阻变化型存储器元件的数据读取的问题。因此,期望提供一种逻辑仿真装置和逻辑仿真程序,使得可以再现对电阻变化型存储器元件的数据写入和从电阻变化型存储器元件的数据读取。
2、根据本公开的一方面的逻辑仿真装置包括电阻变化型存储器元件的操作模型。电阻变化型存储器元件设置在两个端子之间。该操作模型包括用于保持数据的寄存器部、真值表和判断部。真值表定义两个端子的信号值与到寄存器部的数据写入和从寄存器部的数据读取之间的关系。判断部基于输入到两个端子的信号值和真值表来进行关于数据写入和数据读取的判断。
3、根据本公开的一方面的逻辑仿真程序是电阻变化型存储器元件的逻辑仿真程序。电阻变化型存储器元件设置在两个端子之间。逻辑仿真程序使计算机基于真值表和输入到两个端子的信号值执行关于到用于保持数据的寄存器部的数据写入和从寄存器部的数据读取的判断,真值表定义两个端子的信号值与数据写入和数据读取之间的关系。
4、在根据本公开的各方面的逻辑仿真装置和逻辑仿真程序中,基于输入到两个端子的信号值和真值表来进行关于数据写入和数据读取的判断。因此,例如,即使在将信号施加到电阻变化型存储器元件的两端的情况下,也不会发生诸如电阻逻辑元件之类的信号冲突。
1.一种逻辑仿真装置,包括:
2.根据权利要求1所述的逻辑仿真装置,其中,当所述判断部基于输入到所述两个端子的信号值和所述真值表判断指定了所述数据写入时,所述判断部将输入到所述两个端子之一的信号值作为寄存器值写入到所述寄存器部。
3.根据权利要求2所述的逻辑仿真装置,其中,所述判断部基于输入的控制信号来控制将所述信号值作为寄存器值存储在所述寄存器部中的定时。
4.根据权利要求1所述的逻辑仿真装置,其中,当所述判断部基于输入到所述两个端子的信号值和所述真值表判断指定了所述数据读取时,所述判断部将保持在寄存器中的寄存器值输出到所述两个端子之一。
5.根据权利要求4所述的逻辑仿真装置,其中,所述判断部基于输入的控制信号来控制将保持在寄存器中的寄存器值输出到所述两个端子之一的定时。
6.根据权利要求4所述的逻辑仿真装置,其中,所述判断部总是将保持在寄存器中的寄存器值以弱方式输出到所述两个端子之一。
7.一种逻辑仿真程序,是电阻变化型存储器元件的逻辑仿真程序,该电阻变化型存储器元件设置在两个端子之间,所述逻辑仿真程序使计算机执行: