基于图形流水线中的镶嵌因子来节流调节外壳着色器的制作方法

背景技术：

1、图形处理单元(gpu)实现同时处理从命令缓冲器检索的命令的副本的图形处理流水线。图形流水线包括使用图形流水线的资源执行的一个或多个着色器和一个或多个固定功能硬件块。图形流水线通常划分为对补丁或其他图元(诸如，由顶点和边缘形成并且表示图像的部分的三角形)执行几何操作的几何部分。几何部分中的着色器可包括顶点着色器、外壳着色器、域着色器和几何着色器。当由流水线的几何部分产生的图元(例如，通过一个或多个扫描转换器)栅格化以形成表示图像的部分的像素的集合时，图形流水线的几何部分完成。对像素的后续处理称为像素处理，并且包括由着色器(诸如，使用图形流水线的资源来执行的像素着色器)执行的操作。gpu和其他多线程处理单元通常实现作为单波对多个数据集同时执行单个程序的多个实例的多个处理元件(其也称为处理器核心或计算单元)。分级执行模型用于匹配在硬件中实现的分级结构。执行模型限定由所有波(也称为波前、线程、流或工作项)执行的指令的内核。

技术实现思路

技术特征：

1.一种设备，包括：

2.根据权利要求1所述的设备，还包括：

3.根据权利要求2所述的设备，还包括：

4.根据权利要求3所述的设备，其中所述寄存器的所述集合中的每个寄存器被配置为存储指示与所述寄存器相关联的所述线程组中的所述较高分辨率图元的数量和处理与所述寄存器相关联的所述线程组中的所述较高分辨率图元所需的周期的数量中的至少一者的信息。

5.根据权利要求4所述的设备，其中所述节流调节电路还包括：

6.根据权利要求5所述的设备，其中所述第一计数器指示供所述域着色器在镶嵌之后处理图元的所述图元启动时间间隔。

7.根据权利要求6所述的设备，其中所述第二计数器基于与所述线程组相关联的读取使能信号是在所述第二计数器已倒计数至零之前还是之后到达来递增或递减。

8.根据权利要求1所述的设备，其中所述节流调节电路被配置为基于计数器的值来确定所述外壳着色器的所述延迟，所述计数器的值指示从所述外壳着色器电路启动的所述线程组中的图元的数量。

9.根据权利要求8所述的设备，其中所述节流调节电路被配置为基于所述域着色器的所述图元启动时间间隔与所述外壳着色器的所述延迟的比较来确定由所述外壳着色器电路启动的线程组的数量。

10.一种方法，包括：

11.根据权利要求10所述的方法，还包括：

12.根据权利要求11所述的方法，还包括：

13.根据权利要求12所述的方法，还包括：

14.根据权利要求13所述的方法，还包括：

15.根据权利要求14所述的方法，还包括：

16.根据权利要求10所述的方法，还包括：

17.根据权利要求16所述的方法，其中选择性地节流调节所述线程组的所述启动包括：基于所述域着色器的所述图元启动时间间隔与所述外壳着色器电路的所述延迟的比较来确定由所述外壳着色器电路启动的线程组的数量。

18.一种设备，包括：

19.根据权利要求18所述的设备，其中所述第一计数器指示供所述域着色器在镶嵌之后处理图元的所述图元启动时间间隔。

20.根据权利要求19所述的设备，其中所述第二计数器是基于与所述线程组相关联的读取使能信号是在所述第二计数器已倒计数至零之前还是之后到达来递增或递减的。

技术总结
一种处理系统(300)包括外壳着色器电路(121至123)，该外壳着色器电路启动包括一个或多个图元的线程组。该外壳着色器电路还生成指示这些图元的细分的镶嵌因子。该处理系统还包括节流调节电路(430)，该节流调节电路基于这些镶嵌因子来估计域着色器(224)的图元启动时间间隔，并且基于该域着色器的该图元启动时间间隔和外壳着色器延迟来选择性地节流调节从该外壳着色器电路启动这些线程组。在一些情况下，该节流调节电路包括响应于从缓冲器启动线程组而递增的第一计数器(435)和基于该域着色器的所测量的延迟来修改该第一计数器的第二计数器(440)。

技术研发人员：尼尚克·帕塔克
受保护的技术使用者：超威半导体公司
技术研发日：
技术公布日：2024/1/15