存储器、片上系统、终端及数据读写方法与流程

本申请实施例涉及存储，特别涉及一种存储器、片上系统、终端及数据读写方法。

背景技术：

1、随着终端功能的不断丰富，终端对内存的要求也越来越高。比如，终端的处理器在运行人工智能(artificial intelligence，ai)算法时，对内存的数据读写带宽的要求较高。

2、多通道(channel)作为一种提高内存读写带宽的技术，被广泛应用于终端中。

技术实现思路

1、本申请实施例提供了一种存储器、片上系统、终端及数据读写方法。所述技术方案如下：

2、一方面，本申请实施例提供了一种存储器，所述存储器包括：n个存储元件，n个所述存储元件被封装成存储颗粒；

3、n个所述存储元件对应n条内存通道，n大于4；

4、n个所述存储元件分别具备目标总线，所述目标总线包括地址控制总线和数据总线。

5、另一方面，本申请实施例提供了一种片上系统，所述片上系统包括：主设备、存储控制器以及存储器；

6、所述主设备通过主总线与所述存储控制器相连；

7、所述存储控制器通过物理层接口与所述存储器相连；

8、所述存储器包括如上述方面所述的存储器。

9、另一方面，本申请实施例提供了一种终端，所述终端中设置有如上述方面所述的存储器。

10、另一方面，本申请实施例提供了一种数据读写方法，所述方法用于上述方面所述的存储器，所述方法包括：

11、通过目标内存通道对应的目标总线接收数据读写指令，所述存储器包括n个存储元件，n个所述存储元件对应n条内存通道，n个所述存储元件分别具备所述目标总线，所述目标总线包括地址控制总线和数据总线，n大于4；

12、基于所述数据读写指令，对所述目标内存通道对应的存储元件进行数据读写操作。

13、本申请实施例提供了一种支持4条以上内存通道的存储器，且该存储器中各个存储元件分别具备目标总线，即存储器采用并发设计方式，使存储元件通过各自的目标总线与存储控器相连，从而提高了存储器各个存储元件之间的并行度，进而提高了存储器的读写性能；并且，由于内存通道数量增加，因此存储器具备使能更高容量的能力。

14、本申请实施例提供的存储器与支持4条以上内存通道的存储控制器适配后，有助于提高内存读写带宽，进而提高与存储控制器相连的上游主设备的性能，以此实现对更多并发应用场景的支持。

技术特征：

1.一种存储器，其特征在于，所述存储器包括：n个存储元件，n个所述存储元件被封装成存储颗粒；

2.根据权利要求1所述的存储器，其特征在于，所述目标总线包括数据队列总线、读数据选通总线、直接媒体接口总线、字时钟总线、命令/地址总线和时钟总线中的至少一种。

3.根据权利要求1所述的存储器，其特征在于，所述存储器具备一条复位总线；

4.根据权利要求1所述的存储器，其特征在于，所述存储器具备至少两条复位总线；

5.根据权利要求4所述的存储器，其特征在于，n个所述存储元件中的至少两个存储元件对应同一条复位总线；

6.根据权利要求5所述的存储器，其特征在于，n个所述存储元件被划分为至少两个存储区域；

7.根据权利要求6所述的存储器，其特征在于，所述至少两个存储区域中的第一存储区域被配置为在系统启动过程中启动。

8.根据权利要求6所述的存储器，其特征在于，所述至少两个存储区域中的第二存储区域被配置为在进入性能模式的情况下由复位状态切换为工作状态，以及在退出所述性能模式的情况下由工作状态切换为复位状态。

9.根据权利要求4所述的存储器，其特征在于，所述存储器具备n条复位总线；

10.根据权利要求1所述的存储器，其特征在于，所述存储器用于移动终端。

11.一种片上系统，其特征在于，所述片上系统包括：主设备、存储控制器以及存储器；

12.一种终端，其特征在于，所述终端中设置有如权利要求1至10任一所述的存储器。

13.根据权利要求12所述的终端，其特征在于，所述终端设置有片上系统，所述存储器设置在所述片上系统的外部，或者，所述存储器设置在所述片上系统的内部。

14.一种数据读写方法，其特征在于，所述方法用于权利要求1至10任一所述的存储器，所述方法包括：

15.根据权利要求14所述的方法，其特征在于，所述存储器具备至少两条复位总线；

16.根据权利要求14所述的方法，其特征在于，所述n个所述存储元件被划分为至少两个存储区域；

技术总结
本申请实施例公开了一种存储器、片上系统、终端及数据读写方法，属于存储技术领域。所述存储器包括：n个存储元件，n个所述存储元件被封装成存储颗粒；n个所述存储元件对应n条内存通道，n大于4；n个所述存储元件分别具备目标总线，所述目标总线包括地址控制总线和数据总线。本申请实施例提供了一种支持4条以上内存通道的存储器，且该存储器中各个存储元件分别具备目标总线，即存储器采用并发设计方式，使存储元件通过各自的目标总线与存储控器相连，从而提高了存储器各个存储元件之间的并行度，进而提高了存储器的读写性能；并且，由于内存通道数量增加，因此存储器具备使能更高容量的能力。

技术研发人员：刘卓睿
受保护的技术使用者：哲库科技（上海）有限公司
技术研发日：
技术公布日：2024/1/16