运算装置的制作方法

本发明涉及一种运算装置。

背景技术：

1、有一种运算装置，具备存储作为指令束的程序的程序存储器、及执行程序的运算处理电路(cpu等)。运算处理电路指定存储有要读出的指令的地址，从程序存储器读出指定地址的指令并予以执行。例如，在使用2个8比特的寄存器来指定地址的构成中，指定地址的种类成为216种，因此，程序存储器的大小最大为64kb(千字节)。

2、[背景技术文献]

3、[专利文献]

4、[专利文献1]日本专利特公昭53-46537号公报

技术实现思路

1、[发明要解决的问题]

2、有时要求扩展存储空间。作为扩展存储空间的方式，有存储体切换方式。然而，存储体切换方式会导致电路规模增大及指令效率劣化等。

3、本发明的目的在于提供一种无需进行存储体切换便能够扩展程序存储器的存储空间的运算装置。

4、[解决问题的技术手段]

5、本发明的运算装置具备：运算处理电路，构成为能够执行程序；以及程序存储器，存储所述程序；所述程序中的各指令具有16比特的长度，所述程序存储器具有第1存储器区域、及相比所述第1存储器区域与更为上位侧的地址建立对应的第2存储器区域，所述运算处理电路具有用于指定成为读出对象的地址的16比特的程序计数器，从对象存储器区域中读出与所述程序计数器中的上位侧15比特的值对应的地址的指令并予以执行，所述对象存储器区域是所述第1存储器区域及所述第2存储器区域中与所述程序计数器中的最下位比特的值对应的存储器区域。

6、本发明的另一运算装置具备：运算处理电路，构成为能够执行程序；及程序存储器，存储所述程序；所述程序中的各指令具有规定比特的长度，规定比特为j比特，j＝16×2n－1，n表示2以上的整数，所述程序存储器具有第1～第2n存储器区域，相比第i存储器区域，第(i+1)存储器区域与更为上位侧的地址建立对应，所述运算处理电路具有用于指定成为读出对象的地址的所述规定比特的程序计数器，从对象存储器区域中读出与所述程序计数器中的上位侧(j－n)比特的值对应的地址的指令并予以执行，所述对象存储器区域是所述第1～第2n存储器区域中与所述程序计数器中的下位侧n比特的值对应的存储器区域。

7、[发明效果]

8、根据本发明，能提供一种无需进行存储体切换便能够扩展程序存储器的存储空间的运算装置。

技术特征：

1.一种运算装置，具备：运算处理电路，构成为能够执行程序；以及

2.根据权利要求1所述的运算装置，其中在所述运算处理电路中，

3.根据权利要求2所述的运算装置，其中在所述运算处理电路中执行所述分支指令的情况下，

4.根据权利要求1至3中任一项所述的运算装置，其中所述运算处理电路从所述程序存储器读出读取对象地址的指令并予以执行，

5.一种运算装置，具备：运算处理电路，构成为能够执行程序；以及

6.根据权利要求5所述的运算装置，其中在所述运算处理电路中，

7.根据权利要求6所述的运算装置，其中在所述运算处理电路中执行所述分支指令的情况下，

8.根据权利要求5至7中任一项所述的运算装置，其中所述运算处理电路从所述程序存储器读出读取对象地址的指令并予以执行，

技术总结
本发明的课题是在无需进行存储体切换的情况下扩展存储空间。本发明涉及一种运算装置。具备构成为能够执行程序的运算处理电路、及存储程序的程序存储器，程序中的各指令具有16比特的长度，程序存储器具有第1存储器区域、及相比第1存储器区域与更为上位侧的地址建立对应的第2存储器区域，运算处理电路具有用于指定成为读出对象的地址的16比特的程序计数器，从对象存储器区域中读出与程序计数器中的上位侧15比特的值对应的地址的指令并予以执行，对象存储器区域是第1存储器区域及第2存储器区域中与程序计数器中的最下位比特的值对应的存储器区域。

技术研发人员：大岡徹也,西山高浩
受保护的技术使用者：罗姆股份有限公司
技术研发日：
技术公布日：2024/1/13