支持直接缓存访问的计算系统和写入输出数据的方法与流程

本公开的示例实施例总体涉及半导体集成电路，更具体地，涉及支持由装置进行的直接缓存访问的计算系统和由装置将输出数据写入计算系统中的主机的方法。

背景技术：

1、在通用计算系统中，主机可使用处理器缓存来减少由主机处理器与主机存储器之间的速度差引起的性能劣化。换言之，处理器缓存可用于降低从主机存储器访问数据的平均成本(例如，时间或能量)。例如，装置(例如，输入/输出装置、存储装置等)可响应于来自主机处理器的数据输出请求而将输出数据写入主机存储器。主机处理器可将主机存储器的输出数据加载到处理器缓存中，并且可处理存储在处理器缓存中的输出数据。

2、最近，支持由装置进行的直接缓存访问的计算系统已经被开发。在支持直接缓存访问的计算系统中，装置可响应于来自主机处理器的数据输出请求而将输出数据直接写入处理器缓存。这种处理可减少缓存丢失并改善应用响应时间。

技术实现思路

1、本公开的至少一个示例实施例提供能够防止或减少未处理的数据的从处理器缓存的逐出的计算系统。

2、本公开的至少一个示例实施例提供能够防止或减少未处理的数据的从处理器缓存的逐出的写入输出数据的方法。

3、根据本公开的示例实施例，提供一种支持由装置进行的直接缓存访问的计算系统，所述计算系统包括：主机，包括主机处理器、处理器缓存和主机存储器，其中，主机处理器生成数据输出请求；以及所述装置，其中，响应于来自主机处理器的数据输出请求，所述装置检查未处理的数据信息，并且基于未处理的数据信息将输出数据写入处理器缓存或主机存储器。

4、根据本公开的示例实施例，提供一种支持由存储装置进行的直接缓存访问的计算系统，所述计算系统包括：主机，包括：主机处理器，被配置为生成读取命令；处理器缓存，被配置为存储存储装置的完成队列；以及主机存储器；存储装置，其中，存储装置包括：非易失性存储器装置；以及存储控制器，被配置为响应于读取命令来从非易失性存储器装置读取读取数据；以及根复合体，连接到主机和存储装置，其中，存储装置包括：直接缓存访问控制逻辑，被配置为：检查未处理的数据信息，并且基于未处理的数据信息将指示处理器缓存的第一值或指示主机存储器的第二值写入包的目的地字段，其中，存储控制器将包括读取数据和目的地字段的包传送到根复合体，并且其中，根复合体响应于具有第一值的目的地字段来将包括读取数据的包传送到处理器缓存，并且响应于具有第二值的目的地字段来将包括读取数据的包传送到主机存储器。

5、根据本发明的示例实施例，提供一种由装置将输出数据写入计算系统中的主机的方法，计算系统支持由所述装置进行的直接缓存访问，所述方法包括：由所述装置从主机的主机处理器接收数据输出请求；响应于数据输出请求，由所述装置检查未处理的数据信息；以及由所述装置基于未处理的数据信息将输出数据写入主机的处理器缓存或主机存储器。

6、在根据本公开的示例实施例的计算系统和写入输出数据的方法中，响应于来自主机处理器的数据输出请求，装置可检查处理器缓存的未处理的数据信息，并且可基于未处理的数据信息将输出数据选择性地写入处理器缓存或主机存储器。因此，来自处理器缓存的未处理的数据的逐出可被防止，并且处理器缓存的命中率和计算系统的性能可被提高。

技术特征：

1.一种支持由装置进行的直接缓存访问的计算系统，所述计算系统包括：

2.根据权利要求1所述的计算系统，其中，所述装置将处理器缓存的未处理的数据大小作为未处理的数据信息进行检查，

3.根据权利要求1所述的计算系统，其中，所述装置将由主机处理器存储在处理器缓存中的未处理的数据的处理等待时间作为未处理的数据信息进行检查，

4.根据权利要求1所述的计算系统，其中，所述装置是外围组件互连快速装置或计算快速链路装置。

5.根据权利要求1所述的计算系统，还包括：

6.根据权利要求1至5中的任意一项所述的计算系统，其中，所述装置是包括非易失性存储器装置和控制非易失性存储器装置的存储控制器的存储装置。

7.根据权利要求6所述的计算系统，其中，数据输出请求是读取命令，并且

8.根据权利要求6所述的计算系统，其中，处理器缓存存储存储装置的完成队列，并且

9.根据权利要求8所述的计算系统，其中，存储控制器响应于先前读取命令存储写入处理器缓存的先前读取数据的大小，并且在当前读取数据响应于当前读取命令而作为输出数据被输出时，将与头指针与尾指针之间的所述多个完成条目对应的先前读取数据的大小的总和作为未处理的数据的大小进行检查。

10.根据权利要求8所述的计算系统，其中，当未处理的数据的大小大于或等于参考大小时，存储控制器将输出数据写入主机存储器，并且

11.根据权利要求8所述的计算系统，其中，参考大小被先前地确定，或者由主机处理器改变。

12.根据权利要求6所述的计算系统，其中，存储控制器生成多个虚拟功能，

13.根据权利要求6所述的计算系统，其中，处理器缓存存储存储装置的完成队列，并且

14.根据权利要求13所述的计算系统，其中，当未处理的数据在处理等待时间达到参考时间之前由主机处理器处理时，存储控制器将输出数据写入处理器缓存，并且

15.根据权利要求13所述的计算系统，其中，参考时间被先前地确定，或者由主机处理器改变。

16.根据权利要求6所述的计算系统，其中，主机处理器将第一读取命令或第二读取命令作为数据输出请求传送到存储控制器，第一读取命令将主机存储器指定为输出数据的目的地，第二读取命令将处理器缓存指定为输出数据的目的地，并且

17.一种支持由存储装置进行的直接缓存访问的计算系统，所述计算系统包括：

18.一种由装置将输出数据写入计算系统中的主机的方法，计算系统支持由所述装置进行的直接缓存访问，所述方法包括：

19.根据权利要求18所述的方法，其中，检查未处理的数据信息的步骤包括：

20.根据权利要求18所述的方法，其中，检查未处理的数据信息的步骤包括：

技术总结
公开支持直接缓存访问的计算系统和写入输出数据的方法。提供一种支持由装置进行的直接缓存访问的计算系统。所述计算系统包括：主机，包括主机处理器、处理器缓存和主机存储器，其中，主机处理器生成数据输出请求；以及所述装置，其中，响应于来自主机处理器的数据输出请求，所述装置检查未处理的数据信息，并且基于未处理的数据信息将输出数据写入处理器缓存或主机存储器。

技术研发人员：李正浩,柳吉俊,崔赫埈
受保护的技术使用者：三星电子株式会社
技术研发日：
技术公布日：2024/1/12