本发明涉及集成电路,尤其涉及一种避免信号线覆盖的电路原理图路由规划系统。
背景技术:
1、随着超大规模集成电路工艺技术的快速发展,芯片设计变得越来越复杂。芯片设计过程中需要借助电路图可视化工具来进行调试和验证,以辅助用户发现设计中的潜在问题,提高开发效率。电路原理图的路由规划是指在给定的两个或多个电路模块之间,通过特定的算法和约束,将模块之间的连接关系用若干个水平或垂直的信号线表示出来,方便用户了解各个模块间的逻辑与层次结构设计。在调试验证工具中的电路原理图不同于后端的布线布局图,力求用最小的空间完成所有信号线的路由规划,电路原理图服务于设计验证阶段,不仅对空间有要求,还需要能清晰准确地描述出芯片设计中各个模块之间的连接关系,还需要清晰呈现整个设计的层次结构。
2、现有的电路原理图的路由规划技术中,仅仅遵循不能出现不同信号线之间的相互覆盖(overlap)这一约束条件,因为不同信号线之间的相互覆盖会影响用户对连接关系的错误判断。但是,仅仅考虑上述约束条件会可能会导致信号线之间的垂直交叉(crossover)过多、信号线弯折次数(bending)过多。过多的垂直交叉会使电路原理图变得复杂,降低功能可读性,不利于调试验证;过多的弯折次数会使连接关系变得复杂,不利于追踪模块的驱动和加载信号,从而降低了芯片设计的调试和验证效率。由此可知,如何提供一种新的电路原理图路由规划技术,降低电路原理图的复杂度,提高可读性,便于用户追踪模块的驱动和加载信号,进而提高芯片设计的调试和验证效率成为亟待解决的技术问题。
技术实现思路
1、本发明目的在于,提供一种避免信号线覆盖的电路原理图路由规划系统,通过拆分垂直线段的方式,避免出现水平线段重叠,降低了电路原理图的复杂度,提高了可读性。
2、一种避免信号线覆盖的电路原理图路由规划系统,包括第一模块列、第二模块列、设置在所述第一模块列、第二模块列之间的k个信号线{l1,l2,…,lk,…lk}、预设的第一约束条件、存储有计算及程序的存储器和处理器,其中,lk为第k个信号线,k的取值范围为1到k,lk包括一条垂直线段、至少两个连接点以及每一连接点和位于第一模块列或第二模块列的对应管脚之间的水平线段,每一连接点的连接方向和纵坐标已知;所述第一约束条件为h{a,b},h{a,b}表示信号线a的垂直线段必须分配在信号线b的垂直线段的第一侧。
3、当所述处理器执行所述计算机程序时,实现以下步骤:
4、步骤t1、遍历{l1,l2,…,lk,…lk},当满足lxi的其中一个朝向第一侧的连接点的纵坐标等于lxj的其中一个朝向第二侧的连接点的纵坐标,或者满足lxj的其中一个朝向第二侧的连接点的纵坐标等于lxi的其中一个朝向第一侧的连接点的纵坐标时,设置h{lxi,lxj},生成第一约束集合,其中,所述第二侧为所述第一侧的对侧,lxi、lxj属于{l1,l2,…,lk,…lk},ix、jx的取值范围为1到k,且ix≠jx。
5、步骤t2、遍历所述第一约束集合,若同时存在h{lxi,lxj}和h{lxj,lxi},则将lxi的垂直线段拆分为lxi1和lxi2,将lxi的朝向第一侧的连接点全部转移给lxi1,将lxi的朝向第二侧的连接点全部转移给lxi2,选择距离lxi1和lxi2中最低的最低连接点之上最近一个未被占用的相邻两个管脚之间的1/b高度,b>1,作为lxi1和lxi2的连接点高度,在lxi1和lxi2上分别设置新增连接点,所述新增连接点用于建立lxi1和lxi2的连接。
6、步骤t3、将lxi1和lxi2分别作为一条单独的信号线添加至{l1,l2,…,lk,…lk}中,生成{l1,l2,…,lm,…,lm},m大于k,设置{lxi1,lxj}、{lxj,lxi2},添加至所述第一约束集合中。
7、步骤t4、基于所述第一约束集合和{l1,l2,…,lm,…,lm}生成第一模块列和第二模块列之间的电路原理图。
8、本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案,本发明提供的一种避免信号线覆盖的电路原理图路由规划系统可达到相当的技术进步性及实用性,并具有产业上的广泛利用价值,其至少具有以下有益效果:
9、本发明通过拆分垂直线段的方式,避免出现水平线段重叠,降低了电路原理图的复杂度,提高了可读性,便于用户追踪模块的驱动和加载信号,进而提高芯片设计的调试和验证效率。
1.一种避免信号线覆盖的电路原理图路由规划系统,其特征在于,
2.根据权利要求1所述的系统,其特征在于,
3.根据权利要求1所述的系统,其特征在于,
4.根据权利要求3所述的系统,其特征在于,
5.根据权利要求3所述的系统,其特征在于,
6.根据权利要求5所述的系统,其特征在于,
7.根据权利要求5所述的系统,其特征在于,
8.根据权利要求7所述的系统,其特征在于,