优化对在高速缓存中运行的命令的控制的制作方法

本公开涉及优化对在高速缓存控制器中运行的读取和写入命令的控制，包含控制由高速缓存控制器接收的读取和写入命令的最大数目，和/或延迟写入命令的执行，直到存储于高速缓存控制器的存储器中的写入命令条目的数目大于阈值为止。

背景技术：

1、存储器装置(也称为“存储器媒体装置”)广泛用于将信息存储于例如计算机、用户装置、无线通信装置、相机、数字显示器等各种电子装置中。通过将存储器装置内的存储器单元编程为各种状态来存储信息。举例来说，二进制存储器单元可编程到两个支持状态中的一者，常常对应于逻辑1或逻辑0。在一些实例中，单个存储器单元可支持多于两个可能的状态，所述状态中的任一个可由存储器单元存储。为了存取由存储器装置存储的信息，组件可以读取或感测存储器装置内的一或多个存储器单元的状态。为了存储信息，组件可以将存储器装置内的一或多个存储器单元写入或编程到对应状态。

2、存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(ram)、只读存储器(rom)、动态ram(dram)、同步动态ram(sdram)、静态ram(sram)、快闪存储器等。存储器装置可以是易失性或非易失性的。除非由外部电源周期性更新，否则易失性存储器单元(例如，dram单元)可随时间推移而丢失其编程状态。sram存储器可在系统正通电的持续时间内维持其编程状态。非易失性存储器单元(例如，nand存储器单元)即使在不存在外部电源的情况下仍可在很长一段时间内维持其编程状态。

3、存储器装置可耦合到主机(例如，主机计算装置)以存储数据、命令和/或指令以供主机在计算机或其它电子系统操作时使用。举例来说，可在计算或其它电子系统的操作期间在主机与存储器装置之间传送数据、命令、控制信号和/或指令。称为“存储器控制器”的控制器可用于管理数据、命令和/或指令在主机与存储器装置之间的传送。

4、由存储器控制器从主机接收的命令可包含读取命令和写入命令。当主机将写入命令发送到存储器控制器时，主机系统可仍独立地运行。然而，当主机将读取命令发送到存储器控制器时，在连接到主机的cpu上运行的应用程序可能变得不利地锁定或延迟，同时等待响应于所发送的读取命令而获取数据。减少读取时延可因此优先于减少写入时延。因此，需要用于管理对读取和写入命令的移出队列和执行以使得读取时延减小的改进技术。

5、包含读取和写入命令的所接收命令可对存储器控制器外加显著工作负荷。此显著工作负荷可能导致拒绝服务，因为存储器控制器和/或存储器媒体装置不堪重负，且至少部分地归因于其容量限制和由存储器控制器和/或存储器媒体装置已排入队列或正执行的操作引起的背压而必须花费一些时间关闭。存储器控制器必然不利地延缓执行从主机接收的命令和/或截留到存储器装置的流量。可基于在读取缓冲器空间与写入缓冲器空间之间分割的总缓冲器空间内的空间可用性而影响存储器控制器的速度(例如，时延、数据速率)。因此需要减少例如来自工作负荷的读取时延相依性的时延相依性并且控制在存储器控制器内部运行的命令的数目。

技术实现思路

技术特征：

1.一种存储控制器，其包括：

2.根据权利要求1所述的存储器控制器，其中所述处理电路系统进一步经配置以：

3.根据权利要求1所述的存储器控制器，其中所述处理电路系统进一步经配置以：

4.根据权利要求1所述的存储器控制器，其中所述处理电路系统进一步经配置以：

5.根据权利要求1所述的存储器控制器，其中所述处理电路系统进一步经配置以：

6.根据权利要求1所述的存储器控制器，其中所述处理电路系统进一步经配置以在存储于所述写入命令fifo存储器中的写入命令条目的所述第三数目大于所述第二阈值的情况下，将存储于所述写入命令fifo存储器中的所述写入命令条目中的所述至少一者移出队列。

7.根据权利要求1所述的存储器控制器，其进一步包括以操作方式耦合到所述接口的读取命令先进先出fifo存储器；其中：

8.一种操作存储器控制器的方法，所述存储器控制器包含经配置以与主机计算装置通信的接口、以操作方式耦合到所述接口的读取缓冲器、以操作方式耦合到所述接口的写入缓冲器，以及以操作方式耦合到所述接口的写入命令先进先出fifo存储器，所述方法包括：

9.根据权利要求8所述的方法，其进一步包括：

10.根据权利要求8所述的方法，其进一步包括：

11.根据权利要求8所述的方法，其进一步包括：

12.根据权利要求8所述的方法，其进一步包括：

13.根据权利要求8所述的方法，其进一步包括如果存储于所述写入命令fifo存储器中的写入命令条目的所述第三数目大于所述第二阈值，那么将存储于所述写入命令fifo存储器中的所述写入命令条目中的所述至少一者移出队列。

14.根据权利要求8所述的方法，其中：

15.一种存储指令的非暂时性计算机可读存储媒体，所述指令在由计算机处理系统执行后即刻致使存储器控制器执行包括以下项的步骤，所述存储器控制器包含经配置以与主机计算装置通信的接口、以操作方式耦合到所述接口的读取缓冲器、以操作方式耦合到所述接口的写入缓冲器以及以操作方式耦合到所述接口的写入命令先进先出fifo存储器：

16.根据权利要求15所述的非暂时性计算机可读存储媒体，其中致使所述存储器控制器执行进一步包括以下的步骤：

17.根据权利要求15所述的非暂时性计算机可读存储媒体，其中致使所述存储器控制器执行进一步包括以下的步骤：

18.根据权利要求15所述的非暂时性计算机可读存储媒体，其中致使所述存储器控制器执行进一步包括以下的步骤：

19.根据权利要求15所述的非暂时性计算机可读存储媒体，其中致使所述存储器控制器执行进一步包括以下的步骤：

20.根据权利要求15所述的非暂时性计算机可读存储媒体，其中致使所述存储器控制器执行进一步包括以下的步骤：

21.根据权利要求15所述的非暂时性计算机可读存储媒体，其中：

技术总结
一种存储器控制器可计算存储于读取缓冲器中的条目的第一数目与存储于写入缓冲器中的条目的第二数目的总和。如果总和小于第一阈值且读取缓冲器/写入缓冲器并未满条目，那么存储器控制器可从主机计算装置请求读取/写入命令。如果总和不小于第一阈值或读取缓冲器/写入缓冲器满条目，那么存储器控制器可断言背压以停止来自主机计算装置的新传入的读取/写入命令的传入流。另外或替代地，存储器控制器仅当存储于写入命令FIFO存储器中的写入命令条目的数目大于第二阈值时才可将写入命令条目移出队列。如果存储于写入命令FIFO存储器中的写入命令条目的数目小于或等于第二阈值且读取FIFO存储器的读取命令条目不为空，那么存储器控制器可将存储于读取FIFO存储器中的读取命令移出队列。

技术研发人员：N·德尔加托
受保护的技术使用者：美光科技公司
技术研发日：
技术公布日：2024/1/13