具有低位精度权重的用于机器学习的处理器指令集架构的制作方法

背景技术：

1、机器学习(ml)正在成为计算领域中的越来越重要的部分。机器学习可经由ml模型来实现。机器学习是人工智能(ai)的一个分支，并且ml模型有助于使得软件系统能够学习从数据中识别模式而无需被直接编程为这样做。神经网络(nn)是一种类型的ml模型，其使用一组链接和分层的函数(例如，节点、神经元等)，这些函数被加权以评估输入数据。在一些nn中，有时称为卷积nn(cnn)，基于所接收的输入和权重在nn层中执行卷积运算。机器学习模型通常在用于识别和分类的各种各样的应用中使用，诸如图像识别和对象分类、预测和推荐系统、语音和语言识别和翻译、感测等。

2、随着ml变得越来越有用，人们期望在具有相对有限的计算资源的设备(诸如嵌入式设备或其他低功耗设备)中高效地执行复杂ml技术(诸如nn和cnn)。用于在低成本和/或低功率处理器上优化ml模型的性能的技术可以是有用的。

技术实现思路

1、本描述涉及一种用于控制处理设备的技术。所述技术包括从第一寄存器接收输入特征值。所述技术还包括从第二寄存器接收权重值。所述技术还包括接收输出寄存器的指示。所述技术还包括并行执行所述输入特征值和所述权重值的矩阵乘法以获得矩阵乘法结果。所述技术还包括基于所接收的所述输出寄存器的指示将所述矩阵乘法结果提供给所述输出寄存器。

2、本描述的另一个方面涉及一种系统。所述系统包括第一寄存器，所述第一寄存器被配置为接收输入特征值。所述系统还包括第二寄存器，所述第二寄存器被配置为接收权重。所述系统还包括输出寄存器。所述系统还包括处理器。所述处理器包括一组乘法器。所述处理器还包括一系列加法器。所述处理器被配置为从所述第一寄存器接收所述输入特征值。所述处理器还被配置为从所述第二寄存器接收所述权重。所述处理器被配置为接收所述输出寄存器的指示。所述处理器还被配置为由所述一组乘法器处理所述输入特征值和所述权重以获得中间结果。所述处理器被配置为由所述一系列加法器处理所述中间结果以获得矩阵乘法输出值。所述处理器还被配置为基于所接收的指示向所述输出寄存器提供所述矩阵乘法输出值。

3、本描述的另一个方面涉及一种电子电路。所述电子电路包括第一寄存器，所述第一寄存器被配置为存储输入特征值。所述电子电路还包括第二寄存器，所述第二寄存器被配置为存储权重值。所述电子电路还包括输出寄存器，所述输出寄存器被配置为提供矩阵乘法输出值。所述电子电路还包括处理器，所述处理器耦接到所述第一寄存器、所述第二寄存器和所述输出寄存器。所述处理器包括：一组乘法器，所述一组乘法器被配置为处理所述输入特征值和所述权重以获得中间结果；以及一系列加法器，所述一系列加法器被配置为处理所述中间结果以获得所述输出值。

技术特征：

1.一种用于控制处理设备的方法，所述方法包括：

2.根据权利要求1所述的方法，还包括：

3.根据权利要求2所述的方法，还包括执行移位运算。

4.根据权利要求3所述的方法，还包括：

5.根据权利要求4所述的方法，还包括接收缩放值。

6.根据权利要求5所述的方法，其中所述后处理操作包括将所述矩阵乘法结果与所述缩放值相乘。

7.根据权利要求2所述的方法，还包括接收限制范围的指示，其中基于所述限制范围的所述指示来执行所述限制操作。

8.根据权利要求2所述的方法，其中在所述后处理操作之前将偏置应用于所述输出矩阵乘法结果。

9.根据权利要求1所述的方法，其中所述权重的值包括二元值或三元值中的一者。

10.一种系统，包括：

11.根据权利要求10所述的系统，其中所述权重的值包括二元值或三元值中的一者。

12.根据权利要求10所述的系统，其中所述处理器被配置为对所述矩阵乘法输出值执行后处理操作，其中所述后处理操作包括：

13.根据权利要求12所述的系统，其中所述处理器被配置为执行移位操作。

14.根据权利要求13所述的系统，其中所述处理器被配置为：

15.根据权利要求14所述的系统，其中所述处理器被配置为：

16.根据权利要求12所述的系统，其中所述处理器被配置为接收限制范围的指示并且基于所述限制范围的所述指示来执行所述限制。

17.根据权利要求10所述的系统，其中在所述后处理操作之前将偏置应用于所述矩阵乘法输出值。

18.一种电子电路，包括：

19.根据权利要求18所述的电子电路，其中所述权重的值包括二元值或三元值中的一者。

20.根据权利要求18所述的电子电路，其中所述处理器还包括限制电路，所述限制电路被配置为对所述矩阵乘法输出值执行限制操作，从而将所述矩阵乘法结果限于一范围以生成经后处理的结果，并且所述输出寄存器被配置为提供所述经后处理的结果。

技术总结
本发明公开了具有低位精度权重的用于机器学习的处理器指令集架构。一种用于控制处理设备的技术。所述技术包括从第一寄存器(420)接收输入特征值(514)。所述技术还包括从第二寄存器(424)接收权重值(510)。所述技术还包括接收输出寄存器(520,522)的第一地址。所述技术还包括并行执行所述输入特征值和权重值的矩阵乘法以获得矩阵乘法结果。所述技术还包括向所述输出寄存器提供所述矩阵乘法结果。

技术研发人员：M·M·梅赫达尔,U•卫瑞博,A•S•伯克维奇
受保护的技术使用者：德克萨斯仪器股份有限公司
技术研发日：
技术公布日：2024/1/14