至少一个实施例涉及用于执行一个或更多个程序的处理资源。例如,至少一个实施例涉及用于使设备在指定功率预算内运行时提高其性能的处理器或计算系统。
背景技术:
1、当不同的多个处理器执行多个操作时(诸如在集群中)时,这些处理器可以以不同的速度运行。在一些情况下,这可导致性能问题,诸如当一个处理器被阻塞,直到另一处理器完成工作时。在一些情况下,组中的最慢处理器减慢了处理器组整体的性能。
技术实现思路
1.一种处理器,包括:
2.如权利要求1所述的处理器,其中所述第一时钟频率的增加以及所述第二时钟频率的减小是至少部分地基于功率限制的。
3.如权利要求1所述的处理器,其中所述第一时钟频率的增加以及所述第二时钟频率的减小是至少部分地基于活动值的。
4.如权利要求1所述的处理器,其中所述第一时钟频率的增加以及所述第二时钟频率的减小是至少部分地基于温度值的。
5.如权利要求1所述的处理器,其中至少部分地基于处理核心的数量,所述第一时钟频率将被增加,而所述第二时钟频率将被减小。
6.如权利要求1所述的处理器,其中所述第一时钟频率的增加以及所述第二时钟频率的减小是至少部分地基于由所述一个或更多个处理核心和所述一个或更多个其他处理核心所报告的电压值的。
7.如权利要求1所述的处理器,其中所述第一时钟频率的增加以及所述第二时钟频率的减小是至少部分地基于由所述一个或更多个处理核心和所述一个或更多个其他处理核心计算出的目标时钟频率的。
8.一种计算机实现的方法,包括:
9.如权利要求8所述的方法,其中增加所述第一时钟频率以及减小所述第二时钟频率是至少部分地基于每个处理核心的功率限制的。
10.如权利要求8所述的方法,其中增加所述第一时钟频率以及减小所述第二时钟频率是至少部分地基于在所述处理核心中的一个或更多个处理核心和所述其他处理核心中的一个或更多个其他处理核心上测量的一个或更多个活动值的。
11.如权利要求8所述的方法,其中增加所述第一时钟频率以及减小所述第二时钟频率是至少部分地基于在所述处理核心中的一个或更多个处理核心和所述其他处理核心中的一个或更多个其他处理核心上测量的一个或更多个温度值的。
12.如权利要求8所述的方法,其中增加所述第一时钟频率是至少部分地基于所述第二时钟频率的减小的。
13.如权利要求8所述的方法,其中增加所述第一时钟频率以及减小所述第二时钟频率将提高应用程序的性能。
14.如权利要求8所述的方法,其中增加所述第一时钟频率是至少部分地基于由所述一个或更多个处理核心执行的函数的,并且减小所述第二时钟频率是至少部分地基于由所述一个或更多个其他处理核心执行的函数的。
15.一种系统,包括:
16.如权利要求15所述的系统,其中所述第一时钟频率的增加以及所述第二时钟频率的减小是至少部分地基于所述多个处理核心中的一个或更多个处理核心的总图形功率预算的。
17.如权利要求15所述的系统,其中所述第一时钟频率的增加以及所述第二时钟频率的减小是至少部分地基于所述多个处理核心中的一个或更多个处理核心对应用程序性能的指示的。
18.如权利要求15所述的系统,其中所述第一时钟频率的增加以及所述第二时钟频率的减小是至少部分地基于工作负载因子的。
19.如权利要求15所述的系统,其中所述第一时钟频率的增加以及所述第二时钟频率的减小是至少部分地基于所述一个或更多个处理核心和所述一个或更多个其他处理核心的所测量的一个或更多个功耗值的。
20.如权利要求15所述的系统,其中所述第一时钟频率的增加以及所述第二时钟频率的减小是至少部分地基于在所述一个或更多个处理核心和所述一个或更多个其他处理核心上测量的一个或更多个热结温度值的。
21.如权利要求15所述的系统,其中所述多个处理核心中的一个或更多个处理核心和所述其他处理核心中的一个或更多个其他处理核心是处理器组的成员。
22.一种机器可读介质,具有存储在其上的指令集,所述指令集如果由一个或更多个处理器执行,则使所述一个或更多个处理器:
23.如权利要求22所述的机器可读介质,其中所述第一时钟频率的增加是至少部分地基于所述一个或更多个处理核心的电容值的。
24.如权利要求22所述的机器可读介质,其中所述第一时钟频率的增加是至少部分地基于所述一个或更多个处理核心的电压值的。
25.如权利要求22所述的机器可读介质,其中所述第一时钟频率的增加是至少部分地基于在所述多个处理核心中的一个或更多个处理核心上测量的总图形功率值的。
26.如权利要求22所述的机器可读介质,其中所述一个或更多个处理核心和所述一个或更多个其他处理核心各自具有在指定范围内的活动值。
27.如权利要求22所述的机器可读介质,其中所述第一时钟频率的增加是至少部分地基于由用户为所述多个处理核心和所述多个其他处理核心中的每个处理核心设置的平均总图形功率的。
28.如权利要求22所述的机器可读介质,其中所述一个或更多个处理核心的所述指定工作范围是至少部分地基于由所述多个处理核心中的一个或更多个处理核心执行的函数输出的目标时钟频率的。