芯片系统、芯片管理方法、装置、存储介质及电子设备与流程

本申请涉及芯片领域，具体而言，涉及一种芯片系统、芯片管理方法、装置、存储介质及电子设备。

背景技术：

1、对于包括多个处理器的芯片系统，一些业务场景下需要中断多个处理器的运行。研究发现，在多个处理器满负荷运转的情况下，中断信号会导致所有处理器同时负荷下降，但是芯片系统外围的印刷电路板(printed circuit board，pcb)以及封装在芯片系统中的布线可能会产生寄生电感，继续给芯片系统供电。而寄生电感是一种不希望产生的电感效应，它可以由线路和元件的自感、互感或布线导线的长度和形状等因素引起，寄生电感产生的电压过高时可能会对整个芯片系统的稳定性和性能产生负面影响。

技术实现思路

1、为了克服现有技术中的至少一个不足，本申请提供一种芯片系统、芯片管理方法、装置、存储介质及电子设备，具体包括：

2、第一方面，本申请提供一种芯片系统，所述芯片系统包括多个处理器以及与所述多个处理器分别相连的多个时延器件，其中，每个时延器件用于增加中断信号传递到对应处理器的时间，所述多个时延器件中的至少一部分具有不同的目标延时时长。

3、结合第一方面的可选实施方式，每个时延器能够调节中断信号传递到对应处理器所需的目标延时时长。

4、结合第一方面的可选实施方式，每个时延器件包括：

5、时延电路，用于提供多种延时时长；

6、多路复用电路，用于从所述时延电路提供的多种延时时长中选择传递到对应处理器所需的目标延时时长。

7、结合第一方面的可选实施方式，所述时延电路包括信号输入端与多个信号输出端，其中，所述信号输入端接收到的中断信号，经过所述多种延时时长后从所述多个信号输出端输出；

8、所述时延电路的多个信号输出端与所述多路复用电路的多个信号接收管脚连接；

9、所述多路复用电路还包括配置管脚，所述配置管脚在配置信号的作用下，导通目标延时时长对应的信号接收管脚连接。

10、结合第一方面的可选实施方式，所述时延电路还包括串联的多个时延模块；

11、首个时延模块的输入端与所述时延电路的信号输入端连接；

12、所述多个时延模块的输出端与所述时延电路的多个信号输出端一一连接。

13、结合第一方面的可选实施方式，所述时延电路还包括并联的多个时延模块，所述多个时延模块分别具有不同的延时时长；

14、所述多个时延模块与所述时延电路的信号输入端连接；

15、所述多个时延模块的输出端与所述时延电路的多个信号输出端一一连接。

16、第二方面，本申请还提供一种芯片管理方法，所述方法包括：

17、获取所述的芯片系统中多个处理器各自的负载；

18、根据多个处理器各自的负载，确定与每个处理器对应的时延器件的目标延时时长。

19、第三方面，本申请还提供一种芯片管理装置，所述芯片管理装置包括：

20、负载模块，用于获取所述的芯片系统中多个处理器各自的负载；

21、时长模块，用于根据多个处理器各自的负载，确定与每个处理器对应的时延器件的目标延时时长。

22、第四方面，本申请还提供一种存储介质，所述存储介质存储有计算机程序，所述计算机程序被处理器执行时，实现所述的芯片管理方法。

23、第五方面，本申请还提供一种电子设备，所述电子设备包括存储器以及所述的芯片系统，所述存储器存储有计算机程序，所述计算机程序被所述芯片系统中的处理器执行时，实现所述的芯片管理方法。

24、相对于现有技术而言，本申请具有以下有益效果：

25、本申请提供一种芯片系统、芯片管理方法、装置、存储介质及电子设备。其中，该芯片系统包括多个处理器以及与多个处理器分别相连的多个时延器件，其中，每个时延器件用于增加中断信号传递到对应处理器的时间，多个时延器件中的至少一部分具有不同的目标延时时长。如此，使得多个处理器中的至少部分处理器在不同的时刻接收到中断信号，从而避免芯片系统的功耗突然下降引发寄生电感产生较高的电压。

技术特征：

1.一种芯片系统，其特征在于，所述芯片系统包括多个处理器以及与所述多个处理器分别相连的多个时延器件，其中，每个时延器件用于增加中断信号传递到对应处理器的时间，所述多个时延器件中的至少一部分具有不同的目标延时时长。

2.根据权利要求1所述的芯片系统，其特征在于，每个时延器能够调节中断信号传递到对应处理器所需的目标延时时长。

3.根据权利要求2所述的芯片系统，其特征在于，每个时延器件包括：

4.根据权利要求3所述的芯片系统，其特征在于，所述时延电路包括信号输入端与多个信号输出端，其中，所述信号输入端接收到的中断信号，经过所述多种延时时长后从所述多个信号输出端输出；

5.根据权利要求4所述的芯片系统，其特征在于，所述时延电路还包括串联的多个时延模块；

6.根据权利要求4所述的芯片系统，其特征在于，所述时延电路还包括并联的多个时延模块，所述多个时延模块分别具有不同的延时时长；

7.一种芯片管理方法，其特征在于，所述方法包括：

8.一种芯片管理装置，其特征在于，所述芯片管理装置包括：

9.一种存储介质，其特征在于，所述存储介质存储有计算机程序，所述计算机程序被处理器执行时，实现权利要求7所述的芯片管理方法。

10.一种电子设备，其特征在于，所述电子设备包括存储器以及权利要求1-6任意一项所述的芯片系统，所述存储器存储有计算机程序，所述计算机程序被所述芯片系统中的处理器执行时，实现权利要求7所述的芯片管理方法。

技术总结
本申请提供一种芯片系统、芯片管理方法、装置、存储介质及电子设备，涉及芯片领域。其中，该芯片系统包括多个处理器以及与多个处理器分别相连的多个时延器件，其中，每个时延器件用于增加中断信号传递到对应处理器的时间，多个时延器件中的至少一部分具有不同的目标延时时长。如此，使得多个处理器中的至少部分处理器在不同的时刻接收到中断信号，从而避免芯片系统的功耗突然下降引发寄生电感产生较高的电压。

技术研发人员：牛佳,蓝天鸿,朱奎英
受保护的技术使用者：杭州鸿钧微电子科技有限公司
技术研发日：
技术公布日：2024/3/21