一种错误上报方法、微处理器及计算机设备与流程

本申请涉及计算机，尤其涉及一种错误上报方法、微处理器及计算机设备。

背景技术：

1、微处理器是具有中央处理器功能的大规模集成电路器件，其内部结构除了包括处理器核之外，还包含各种功能模块，比如外设类控制器、片上存储单元、存储类控制器等。

2、在微处理器运行过程中，功能模块可能会发生错误而出现功能异常，此时需要由处理器核来修复功能模块错误。因此，如何能够使处理器核及时获知功能模块发生错误，是保证各功能模块稳定运行的关键。

技术实现思路

1、针对上述技术问题，本申请提出一种错误上报方法、微处理器及计算机设备，能够使处理器核及时获知功能模块发生了错误，从而可以及时对功能模块错误进行修复。

2、为了达到上述技术目的，本申请具体提出如下技术方案：

3、本申请第一方面提出一种错误上报方法，应用于微处理器，所述微处理器包括功能模块、处理器核、错误上报器和中断控制器，所述功能模块与所述错误上报器相连，所述错误上报器与所述中断控制器相连，所述中断控制器与所述处理器核相连，所述功能模块包括用于实现特定的处理器功能的硬件模块，所述方法包括：所述错误上报器在接收到所述功能模块发送的错误信号的情况下，触发所述中断控制器向所述处理器核发送第一中断信号，所述第一中断信号用于表示有功能模块发生了错误。

4、本申请第二方面提出另一种错误上报方法，所述方法应用于微处理器，所述微处理器包括功能模块、处理器核、错误上报器和中断控制器，所述功能模块与所述错误上报器相连，所述错误上报器与所述中断控制器相连，所述中断控制器与所述处理器核相连，所述功能模块包括用于实现特定的处理器功能的硬件模块，所述方法包括：所述处理器核在接收到所述中断控制器发送的第一中断信号的情况下，控制所述功能模块复位；其中，所述第一中断信号，是所述中断控制器在接收到所述错误上报器发送的触发信号的情况下生成的，所述触发信号是所述错误上报器在接收到所述功能模块发送的错误信号的情况下生成的。

5、本申请第三方面提出一种微处理器，包括功能模块、处理器核、错误上报器和中断控制器，所述功能模块与所述错误上报器相连，所述错误上报器与所述中断控制器相连，所述中断控制器与所述处理器核相连，所述功能模块包括用于实现特定的处理器功能的硬件模块，所述错误上报器被配置为执行上述的由错误上报器执行的错误上报方法，和/或，所述处理器核被配置为执行上述的由处理器核执行的错误上报方法。

6、本申请第四方面提出一种计算机设备，包括上述的微处理器。

7、基于上述第一方面至第四方面的任意一项，本申请提出的错误上报方法，在微处理器内部设置错误上报器，该错误上报器在接收到功能模块发送的错误信号后，向中断控制器发送中断信号，中断控制器接收到中断信号后向处理器核发送表示该功能模块发生了错误的中断，从而使得处理器核能够在功能模块发生错误时获知功能模块发生了错误，以便及时对功能模块进行修复。

8、在一些实现方式中，所述错误上报器中设置有分组状态寄存器和错误记录状态寄存器；所述分组状态寄存器中的第一寄存器位用于存储与所述错误信号对应的错误标识；所述错误记录状态寄存器与所述错误标识相对应，用于记录与所述错误信号对应的错误信息；其中，所述第一寄存器位是与所述错误信号对应的寄存器位，所述错误信息包括错误类型。基于这种实现方式，错误上报器可以实现对错误相关信息的有效记录，并且，当发错误情况较多时，也可以保证错误信息不错乱，保证错误记录有条理、数据准确。

9、在一些实现方式中，在所述错误信号为多个的情况下，触发所述中断控制器向所述处理器核发送第一中断信号，包括：依次确定每个错误信号各自对应的上报优先级；按照上报优先级由高到低的顺序，依次触发所述中断控制器向所述处理器核发送与各个错误信号对应的第一中断信号。基于这种实现方式，错误上报器可以更加有次序的进行错误上报，保证高优先级的错误优先被上报，从而优先被处理，提高微处理器的错误处理效率。

10、在一些实现方式中，触发所述中断控制器向所述处理器核发送第一中断信号，包括：判断错误信号对应的错误是否为可纠错误；其中，所述可纠错误用于表征所述错误信号对应的错误可以在所述功能模块运行过程中被纠正；在错误信号对应的错误是可纠错误的情况下，判断已发生的可纠错误的数量是否大于预设数量；在已发生的可纠错误的数量大于预设数量的情况下，触发所述中断控制器向所述处理器核发送第一中断信号，并将已发生的可纠错误的数量清零。在该实现方式中，错误上报器对可纠错误进行识别，并且在可纠错误达到一定数量后才上报，避免了对错误上报资源的浪费，提高了错误上报效率。

11、在一些实现方式中，所述方法还包括：在已发生的可纠错误的数量不大于所述预设数量的情况下，对已发生的可纠错误的数量进行统计。在该实现方式中，错误上报器对已发生的可纠错误进行统计和记录，能够保证对可纠错误的准确统计，避免由于反复发生可纠错误而引发更严重的处理器错误。

12、在一些实现方式中，所述处理器核控制所述功能模块复位，包括：所述处理器核访问所述错误上报器的错误分组状态寄存器，获取与所述第一中断信号对应的错误标识，以及，访问所述错误标识对应的错误记录状态寄存器，确定与所述错误上报信号对应的错误信息；所述处理器核根据所述错误信息控制所述功能模块复位。在该实现方式中，处理器核通过访问错误上报器，获得准确的功能模块错误信息，从而能够准确地对发生错误的功能模块进行修复。

13、在一些实现方式中，所述微处理器还包括mcu和时钟复位模块，所述mcu与所述处理器核连接，所述时钟复位模块与所述mcu连接；所述处理器核控制所述功能模块复位，包括：所述处理器核向所述mcu发送复位指令，以通过所述mcu指示所述时钟复位模块对所述功能模块进行复位。基于该实现方式，处理器核调用微处理器中的时钟复位模块对功能模块进行复位，能够提高复位效率以及降低处理器核的运算压力。

技术特征：

1.一种错误上报方法，其特征在于，应用于微处理器，所述微处理器包括功能模块、处理器核、错误上报器和中断控制器，所述功能模块与所述错误上报器相连，所述错误上报器与所述中断控制器相连，所述中断控制器与所述处理器核相连，所述功能模块包括用于实现特定的处理器功能的硬件模块，所述方法包括：

2.根据权利要求1所述的方法，其特征在于，所述错误上报器中设置有分组状态寄存器和错误记录状态寄存器；

3.根据权利要求1所述的方法，其特征在于，在所述错误信号为多个的情况下，触发所述中断控制器向所述处理器核发送第一中断信号，包括：

4.根据权利要求1至3中任意一项所述的方法，其特征在于，触发所述中断控制器向所述处理器核发送第一中断信号，包括：

5.根据权利要求4所述的方法，其特征在于，还包括：

6.一种错误上报方法，其特征在于，所述方法应用于微处理器，所述微处理器包括功能模块、处理器核、错误上报器和中断控制器，所述功能模块与所述错误上报器相连，所述错误上报器与所述中断控制器相连，所述中断控制器与所述处理器核相连，所述功能模块包括用于实现特定的处理器功能的硬件模块，所述方法包括：

7.根据权利要求6所述的方法，其特征在于，所述处理器核控制所述功能模块复位，包括：

8.根据权利要求6或7所述的方法，其特征在于，所述微处理器还包括mcu和时钟复位模块，所述mcu与所述处理器核连接，所述时钟复位模块与所述mcu连接；

9.一种微处理器，其特征在于，包括功能模块、处理器核、错误上报器和中断控制器，所述功能模块与所述错误上报器相连，所述错误上报器与所述中断控制器相连，所述中断控制器与所述处理器核相连，所述功能模块包括用于实现特定的处理器功能的硬件模块，所述中断控制器被配置为执行如权利要求1至5中任意一项所述的错误上报方法，和/或，所述处理器核被配置为执行如权利要求6至8中任意一项所述的错误上报方法。

10.一种计算机设备，其特征在于，包括如权利要求9所述的微处理器。

技术总结
本申请提出一种错误上报方法、微处理器及计算机设备，所述方法应用于微处理器，所述微处理器包括功能模块、处理器核、错误上报器和中断控制器，所述功能模块与所述错误上报器相连，所述错误上报器与所述中断控制器相连，所述中断控制器与所述处理器核相连，所述功能模块包括用于实现特定的处理器功能的硬件模块，所述方法包括：所述错误上报器在接收到所述功能模块发送的错误信号的情况下，触发所述中断控制器向所述处理器核发送第一中断信号，所述第一中断信号用于表示有功能模块发生了错误。采用该方法能够使处理器核及时获知功能模块发生了错误，从而可以及时对功能模块错误进行修复。

技术研发人员：窦强,郭御风,吴欢欢,朱青山
受保护的技术使用者：飞腾信息技术有限公司
技术研发日：
技术公布日：2024/1/16