本申请涉及设计电路测试,尤其涉及一种设计电路的测试方法、装置、设备及介质。
背景技术:
1、在使用硬件描述语言(verilog hardware description language,verilog hdl)设计电路时,需要对设计电路的性能进行测试。
2、在先技术中能够,基于verilog语言进行设计电路的性能测试,或者基于python语言进行设计电路的性能测试。
3、但是,verilog语言主要用于进行硬件描述,在对专用集成电路(applicationspecific integrated circuit)等设计电路进行性能测试时,存在测试效率低的问题。而python语言是一种底层复杂的脚本语言,在进行设计电路性能测试时,会影响设计电路的仿真速度,从而导致测试效率低的问题。
技术实现思路
1、本申请实施例提供一种设计电路的测试方法、装置、设备及介质,以解决在先技术中设计电路的测试效率低的问题。
2、第一方面,本申请实施例提供了设计电路的测试方法,所述方法包括:
3、获取待测试文件及测试用例;所述测试用例包括电路输入数据,所述测试用例是通过lua语言对所述设计电路的测试任务进行描述所得到的用例;将所述待测试文件输入所述测试用例,并基于所述测试用例中的电路输入数据和测试任务,执行所述待测试文件,获取针对所述设计电路的仿真输出结果;根据所述仿真输出结果获取所述设计电路的测试结果。
4、第二方面,本申请实施例提供了一种设计电路的测试装置,所述装置包括:
5、第一获取模块,用于获取待测试文件及测试用例;所述测试用例包括电路输入数据,所述测试用例是通过lua语言对所述设计电路的测试任务进行描述所得到的用例;第二获取模块,用于将所述待测试文件输入所述测试用例,并基于所述测试用例中的电路输入数据和测试任务,执行所述待测试文件,获取针对所述设计电路的仿真输出结果;第三获取模块,用于根据所述仿真输出结果获取所述设计电路的测试结果。
6、第三方面,本申请实施例还提供了一种电子设备,包括处理器;
7、用于存储所述处理器可执行指令的存储器;
8、其中,所述处理器被配置为执行所述指令,以实现所述第一方面的方法。
9、第四方面,本申请实施例还提供了一种计算机可读存储介质,当所述计算机可读存储介质中的指令由电子设备的处理器执行时,使得所述电子设备能够执行所述第一方面的方法。
10、在本申请实施例中,获取待测试文件,以及通过lua语言对设计电路的测试任务进行描述得到的测试用例,将待测试文件输入测试用例,并基于测试用例中的电路输入数据和测试任务,执行待测试文件,获取针对设计电路的仿真输出结果,根据仿真输出结果获取设计电路的测试结果。方案采用lua语言对设计电路的测试任务进行描述以得到测试用例,基于lua语言描述的测试用例对待测试文件的设计电路进行测试,在设计电路的测试过程中,提高了设计电路的测试效率,解决了相关技术中设计电路测试效率低的问题。
11、上述说明仅是本申请技术方案的概述,为了能够更清楚了解本申请的技术手段,而可依照说明书的内容予以实施,并且为了让本申请的上述和其它目的、特征和优点能够更明显易懂,以下特举本申请的具体实施方式。
1.一种设计电路的测试方法,其特征在于,所述方法包括:
2.根据权利要求1所述的方法,其特征在于,将所述待测试文件输入所述测试用例,并基于所述测试用例中的电路输入数据和测试任务,执行所述待测试文件,获取针对所述设计电路的仿真输出结果,包括:
3.根据权利要求2所述的方法,其特征在于,在通过仿真器获取仿真输出结果之后,还包括:
4.根据权利要求3所述的方法,其特征在于,在通过lua调度器触发所述测试用例中预设的任务移交事件之后,还包括:
5.根据权利要求4所述的方法,其特征在于,所述回调函数生成指令包括所述测试用例的标识信息;
6.根据权利要求1所述的方法,其特征在于,在测试用例为多个,且测试用例为协程的情况下,所述执行所述待测试文件,获取针对所述设计电路的仿真输出结果,包括:
7.根据权利要求1所述的方法,其特征在于,在根据所述仿真输出结果获取所述设计电路的测试结果之前,还包括:
8.根据权利要求1所述的方法,其特征在于,在执行所述待测试文件,获取针对所述设计电路的仿真输出结果之后,还包括:
9.根据权利要求1至8任一项所述的方法,其特征在于,所述根据所述仿真输出结果获取所述设计电路的测试结果,包括:
10.一种设计电路的测试装置,其特征在于,所述装置包括:
11.一种电子设备,其特征在于,包括:处理器;
12.一种计算机可读存储介质,其特征在于,当所述计算机可读存储介质中的指令由电子设备的处理器执行时,使得所述电子设备能够执行如权利要求1至9中任一项所述的方法。