本申请涉及但不限于fpga烧录配置技术,其中涉及一种基于打印终端接口的芯片烧录装置。
背景技术:
1、现场可编程门阵列(fpga)烧录配置接口一般有联合测试工作组(jtag,jointtest action group)、安全支持提供器接口(sspi,security support providerinterface)和中央处理器(cpu,central processing unit)。
2、当前,fpga烧录时应用比较多的方案是使用usb专用协议转换芯片实现usb-jtag、usb-sspi或usb-i2c,通过专用协议转换芯片保证转换后的jtag频率固定,时序稳定;其中,usb-jtag仅适用于pc开放usb接口的场景,但在一些特殊场景下,pc电脑仅开放打印终端(lpt,line print terminal,是一种并行端口接口,用于在计算机和外围设备之间以并行方式传输数据,通常使用db-25a型接口连接器,采用了ieee 1284标准)接口,不能使用usb接口。
3、相关技术中通过个人计算机(pc)电脑的lpt接口来模拟jtag时序,以实现fpga烧录;但是由于pc间的配置、运行任务等不同,导致通过lpt接口输出的lpt时序有所差异,形成无序的即时时序,如果对lpt时序不做任何处理,直接传输给待烧录设备的jtag接口,会导致lpt模拟jtag时序(数据传输的时间先后顺序,即数据的时序关系,jtag协议中,数据的传输是按照一定的时序进行的,这个时序是由tck(测试时钟)来控制的)的时钟频率不稳定,时钟频率不稳定会影响数据的传输时序,降低fpga烧录的成功率,会导致烧录fpga的配置出现问题;如何避免lpt模拟fpga时序的时钟频率出现不稳定的情况,成为一个有待解决的问题。
技术实现思路
1、以下是对本申请详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
2、本公开实施例提供一种基于打印终端接口的芯片烧录装置,能够实现时钟频率稳定的基于lpt接口的目标设备烧录。
3、本公开实施例提供了一种基于打印终端接口的芯片烧录装置,包括:上位机、打印终端lpt接口、设置于上位机与lpt接口间的第一状态机、设置于lpt接口和联合测试工作组jtag接口间的时序转换与缓存单元、及设置于时序转换与缓存单元与jtag接口间的第二状态机;其中,
4、上位机设置为:输出第一数据,第一数据包括用于目标设备烧录的第二数据、切换第一状态机工作状态的第三数据和切换第二状态机的工作状态的第四数据,第三数据用于通过切换第一状态机工作状态,对lpt接口的一条以上信号线是否有效进行控制,第四数据用于通过切换第二状态机工作状态,对jtag接口的一条以上信号线是否有效进行控制;下发预定的对第二数据进行处理的处理指令,处理指令包括:烧写闪存开始和烧写闪存结束;
5、时序转换与缓存单元设置为:接收处理指令;接收到处理指令为烧写闪存开始的指令时,缓存第一数据中的第二数据并根据缓存第二数据的时钟,生成缓存的第二数据的时序;接收到处理指令为烧写闪存结束的指令时,将缓存的第二数据根据生成的时序,通过第三信号线输出至目标设备。
6、与相关技术相比,本申请包括:上位机、打印终端lpt接口、设置于上位机与lpt接口间的第一状态机、设置于lpt接口和联合测试工作组jtag接口间的时序转换与缓存单元、及设置于时序转换与缓存单元与jtag接口间的第二状态机;其中,上位机设置为:输出第一数据,第一数据包括用于目标设备烧录的第二数据、切换第一状态机工作状态的第三数据和切换第二状态机的工作状态的第四数据,第三数据用于通过切换第一状态机工作状态,对lpt接口的一条以上信号线是否有效进行控制,第四数据用于通过切换第二状态机工作状态,对jtag接口的一条以上信号线是否有效进行控制;下发预定的对第二数据进行处理的处理指令,处理指令包括:烧写闪存开始和烧写闪存结束;时序转换与缓存单元设置为:接收处理指令;接收到处理指令为烧写闪存开始的指令时,缓存第一数据中的第二数据并根据缓存第二数据的时钟,生成缓存的第二数据的时序;接收到处理指令为烧写闪存结束的指令时,将缓存的第二数据根据生成的时序,通过第三信号线输出至目标设备。本公开实施例通过在lpt接口和jtag接口之间新增第一状态机、第二状态机及时序转换与缓存单元,实现了基于lpt接口进行目标设备烧录的第二数据的缓存和输出,通过第一状态机和第二状态机的控制,避免处理指令和第二数据之间的影响,通过第二数据缓存和基于时序的输出,保证了第二数据的时钟频率的稳定,提升了目标设备的烧录成功率。
7、本申请的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本申请而了解。本申请的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。
1.一种基于打印终端接口的芯片烧录装置,其特征在于,包括:上位机、打印终端lpt接口、设置于上位机与lpt接口间的第一状态机、设置于lpt接口和联合测试工作组jtag接口间的时序转换与缓存单元、及设置于时序转换与缓存单元与jtag接口间的第二状态机;其中,
2.根据权利要求1所述的芯片烧录装置,其特征在于:
3.根据权利要求2所述的芯片烧录装置,其特征在于,所述lpt接口设置为:所述第一信号线有效时,按照jtag协议通过所述第一信号线写第二数据到所述时序转换与缓存单元;所述第二信号线有效时,通过所述第二信号线发送所述处理指令至所述时序转换与缓存单元。
4.根据权利要求1所述的芯片烧录装置,其特征在于,所述第二数据包括数据流文件或二进制bin文件。
5.根据权利要求1所述的芯片烧录装置,其特征在于,所述用于写第二数据的第一信号线,包括所述:lpt接口的时钟线tck和测试数据输入线tdi。
6.根据权利要求1所述的芯片烧录装置,其特征在于,所述用于输出第二数据的第三信号线,包括:所述jtag接口的测试数据输入线tdi。
7.根据权利要求1所述的芯片烧录装置,其特征在于,所述时序转换与缓存单元通过现场可编程门阵列fpga芯片实现。
8.根据权利要求1至7任一项所述的芯片烧录装置,其特征在于,所述时序转换与缓存单元还设置为:按照预先设定的发送频率,输出缓存的所述第二数据。
9.根据权利要求1至7任一项所述的芯片烧录装置,其特征在于,所述芯片烧录装置还包括电源单元,设置为:
10.根据权利要求1至7任一项所述的芯片烧录装置,其特征在于,所述芯片烧录装置还包括电平转换单元,设置为: