本公开涉及信息处理装置以及信息处理装置的工作控制方法。
背景技术:
1、在使用微处理器等的编程处理中,有时想要不被打断地连续执行例如读/写等由2个以上指令构成的处理。将这样进行某个操作时他者无法中断该操作的处理称为不可分割(atomic,原子)处理。
2、在支持中断的微处理器中,通常使微处理器具有“禁止中断”、“允许中断”的状态和控制这些状态的“禁止中断指令”、“允许中断指令”。然而,在利用软件对中断状态的控制中,中断禁止/复原处理的嵌套(nest)和中断发生定时等可能发生的中断的模式庞大,会导致软件的测试成本增大和可维护性降低。
3、此外,有时想要不可分割地处理中断状态的操作和其它操作,此时仅准备“禁止中断指令”、“允许中断指令”是不够的。作为想要不可分割地处理中断状态的操作和其它操作的例子,可列举如下:在中断发生时执行的例程(中断例程)中先禁止中断(禁止多重中断)并且在从该例程恢复时允许中断,或是允许中断以便在休眠指令(使微处理器处于停止状态直到中断发生为止的指令)下等待单次中断。
4、针对这样的技术课题,专利文献1中公开了在执行处于由硬件决定的特定范围的地址的指令时不允许中断的技术。
5、另外,专利文献2中公开了如下技术:设为利用微处理器的指令解码器的解码结果能够直接变更中断屏蔽寄存器的内容,由此使单一指令兼具变更中断屏蔽寄存器的值的功能,这样的单一指令同时实现处理的调用和中断屏蔽寄存器的值变更,而且在执行该单一指令期间使中断禁止,从而实现不可分割性。
6、现有技术文献
7、专利文献
8、专利文献1:日本特开平5-61693号公报
9、专利文献2:日本特开2010-267064号公报
技术实现思路
1、发明所要解决的技术课题
2、然而,以往期望在执行指令时对允许中断及禁止中断进行控制的技术。但是根据上述专利文献1及专利文献2,虽然想要解决同样的技术课题,但都不是在执行指令时以指令为单位来对允许中断及禁止中断进行控制的技术。
3、本公开是鉴于这样的情况而做出的,目的在于提供在执行指令时能够以指令为单位来对允许中断及禁止中断进行控制的信息处理装置以及信息处理装置的工作控制方法。
4、用于解决技术课题的技术方案
5、本公开的一个方面为一种信息处理装置,具备:处理器模块,基于比特字段结构的指令集进行工作;中断检测部,检测来自外部的中断信号;以及中断控制部,控制所述处理器模块以使所述处理器模块依照检测到的所述中断信号进行工作,其中,所述指令集具有在由所述处理器模块执行指令时禁止中断的禁止中断字段,在检测到所述中断信号时,所述中断控制部基于被执行的指令代码中设置的禁止中断字段的内容,控制所述处理器模块对中断处理的执行。
6、本公开的另一方面为一种信息处理装置的工作控制方法,该信息处理装置具备基于比特字段结构的指令集进行工作的处理器模块,该工作控制方法具备:当所述指令集具有在由所述处理器模块执行指令时禁止中断的禁止中断字段时,所述信息处理装置检测来自外部的中断信号;以及在检测到所述中断信号时,所述信息处理装置基于被执行的指令代码中设置的禁止中断字段的内容,控制所述处理器模块对中断处理的执行。
1.一种信息处理装置,具备:
2.根据权利要求1所述的信息处理装置,其中,
3.根据权利要求2所述的信息处理装置,其中,
4.根据权利要求1所述的信息处理装置,其中,
5.根据权利要求1所述的信息处理装置,其中,
6.一种信息处理装置的工作控制方法,该信息处理装置具备基于比特字段结构的指令集进行工作的处理器模块,当所述指令集具有在由所述处理器模块执行指令时禁止中断的禁止中断字段时,该工作控制方法具备:
7.根据权利要求6所述的信息处理装置的工作控制方法,其中,
8.根据权利要求7所述的信息处理装置的工作控制方法,其中,
9.根据权利要求6所述的信息处理装置的工作控制方法,其中,
10.根据权利要求6所述的信息处理装置的工作控制方法,其中,