本申请属于电子电路，具体涉及一种串行乘法器、数据处理方法、电子设备及介质。
背景技术：
1、串行乘法器是一种数字电路，其工作原理是将乘法运算拆分成一系列的位运算操作，并通过按位移位、加法和累加等操作实现乘法运算。串行乘法器通常应用于数字信号处理、帧间运算等场景中。
2、在相关技术中，在需要进行乘法运算的数据的位宽较大的情况下，采用串行乘法器对数据进行乘法运算时，串行乘法器内的加法器需要支持的位宽较大，例如，采用串行乘法器对位宽为5比特的被乘数和位宽为5比特的乘数进行乘法运算时，该串行乘法器内加法器的输入端的位宽最小为9比特。由于加法器需要支持较大的位宽，因此导致对电路资源的占用较大，从而导致系统功耗较大。
技术实现思路
1、本申请实施例的目的是提供一种串行乘法器，能够减少串行乘法器内加法器所占用的电路资源，从而降低系统功耗。
2、第一方面，本申请实施例提供了一种串行乘法器，该串行乘法器包括：加法器、位宽拼接模块以及第一寄存器，位宽拼接模块的第一输入端与加法器的输出端连接，位宽拼接模块的第二输入端与第一寄存器的输出端连接；位宽拼接模块的输出端与第一寄存器的输入端连接；加法器，用于对输入的被乘数累加数据信号和乘积累加存储数据信号中的m比特位进行加法运算，得到并输出乘积累加数据信号，m比特位的位宽与被乘数累加数据信号的位宽相同；位宽拼接模块，用于对乘积累加数据信号，和第一寄存器输出的第一乘积输出信号的n比特位进行位宽拼接，生成第二乘积输出信号，并向第一寄存器输出第二乘积输出信号，第一乘积输出信号的位宽为l，n等于l减去m。
3、第二方面，本申请实施例提供了一种基于串行乘法器的数据处理方法，该方法包括：获取被乘数累加数据信号和乘积累加存储数据信号；对被乘数累加数据信号和乘积累加存储数据信号的m比特位进行加法运算，得到并输出乘积累加数据信号，m比特位的位宽与被乘数累加数据信号的位宽相同；对乘积累加数据信号，和第一乘积输出信号的n比特位进行位宽拼接，生成并输出第二乘积输出信号，第一乘积输出信号的位宽为l，n等于l减去m。
4、第三方面，本申请实施例提供了一种基于串行乘法器的数据处理装置，其该装置包括：获取模块和处理模块；获取模块，用于获取被乘数累加数据信号和乘积累加存储数据信号；处理模块，用于对被乘数累加数据信号和乘积累加存储数据信号的m比特位进行加法运算，得到并输出乘积累加数据信号，m比特位的位宽与被乘数累加数据信号的位宽相同；处理模块，还用于对乘积累加数据信号，和第一乘积输出信号的n比特位进行位宽拼接，生成并输出第二乘积输出信号，第一乘积输出信号的位宽为l，n等于l减去m。
5、第四方面，本申请实施例提供了一种电子设备，该电子设备包括处理器和存储器，所述存储器存储可在所述处理器上运行的程序或指令，所述程序或指令被所述处理器执行时实现如第二方面所述的方法的步骤。
6、第五方面，本申请实施例提供了一种可读存储介质，所述可读存储介质上存储程序或指令，所述程序或指令被处理器执行时实现如第二方面所述的方法的步骤。
7、第六方面，本申请实施例提供了一种芯片，所述芯片包括处理器和通信接口，所述通信接口和所述处理器耦合，所述处理器用于运行程序或指令，实现如第二方面所述的方法。
8、第七方面，本申请实施例提供一种计算机程序产品，该程序产品被存储在存储介质中，该程序产品被至少一个处理器执行以实现如第二方面所述的方法。
9、在本申请实施例中，串行乘法器包括加法器、位宽拼接模块和第一寄存器，位宽拼接模块的第一输入端与加法器的输出端连接，位宽拼接模块的第二输入端与第一寄存器的输出端连接，位宽拼接模块的输出端与第一寄存器的输入端连接，上述加法器，用于对输入的被乘数累加数据和乘积累加存储数据信号中的m比特位进行加法运算，得到并输出乘积累加数据信号，上述m比特位的位宽与被乘数累加数据信号的位宽相同，上述位宽拼接模块，用于对乘积累加数据信号，和第一寄存器输出的第一乘积输出信号的n比特位进行位宽拼接，生成第二乘积输出信号，并向第一寄存器输出该第二乘积输出信号，第一乘积输出信号的位宽为l，n等于l减去m。如此，通过加法器对乘积累加存储数据信号中的m比特位和被乘数累加数据信号进行加法运算，然后将得到的乘积累加数据信号和第一寄存器输出的第一乘积输出信号的l减m比特位进行位宽拼接，得到第二乘积输出信号，由于加法器只需要对乘积累加存储数据信号中与被乘数累加数据信号的位宽相同的m比特位进行加法运算，因此，使得加法器的输入端的位宽可以为被乘数的位宽m，从而减少了加法器所占用的电路资源，从而降低系统功耗。
1.一种串行乘法器，其特征在于，所述串行乘法器包括：加法器、位宽拼接模块以及第一寄存器；
2.根据权利要求1所述的串行乘法器，其特征在于，所述加法器的输入端的输入位宽与所述加法器的输入端输入的所述被乘数累加数据信号的位宽相同。
3.根据权利要求1所述的串行乘法器，其特征在于，所述第二乘积输出信号中携带第一乘积数据；
4.根据权利要求1所述的串行乘法器，其特征在于，所述串行乘法器还包括：第二寄存器，所述第二寄存器的输入端与所述加法器的输出端连接，所述第二寄存器的输出端与所述加法器的输入端连接；
5.根据权利要求4所述的串行乘法器，其特征在于，
6.根据权利要求1所述的串行乘法器，其特征在于，所述串行乘法器还包括：逻辑门和选择器；
7.根据权利要求6所述的串行乘法器，其特征在于，所述串行乘法器还包括移位器，所述移位器的输入端连接所述乘数数据输入信号，所述移位器的输出端与所述逻辑门的输入端连接；
8.根据权利要求7所述的串行乘法器，其特征在于，所述移位器，具体用于当复位信号生效时，将所述计算顺序控制信号复位为1，或者，当计算开始信号生效时，将所述计算顺序控制信号向左移动一位，直至移动至最高比特位。
9.一种基于串行乘法器的数据处理方法，其特征在于，所述方法包括：
10.根据权利要求9所述的方法，其特征在于，所述第二乘积输出信号中携带第一乘积数据；
11.根据权利要求9所述的方法，其特征在于，所述获取被乘数累加数据信号和乘积累加存储数据信号之前，所述方法还包括：
12.根据权利要求11所述的方法，其特征在于，所述对所述乘数数据输入信号和所述计算顺序控制信号进行与运算，输出判断信号之后，所述方法还包括：
13.根据权利要求12所述的方法，其特征在于，所述对所述计算顺序控制信号进行向左移位，包括：
14.一种基于串行乘法器的数据处理装置，其特征在于，所述装置包括：获取模块和处理模块；
15.一种电子设备，其特征在于，包括处理器和存储器，所述存储器存储可在所述处理器上运行的程序或指令，所述程序或指令被所述处理器执行时实现如权利要求9至13中任一项所述的基于串行乘法器的数据处理方法的步骤。
16.一种计算机可读存储介质，其特征在于，所述可读存储介质上存储程序或指令，所述程序或指令被处理器执行时实现如权利要求9至13中任一项所述的基于串行乘法器的数据处理方法的步骤。
17.一种芯片，其特征在于，所述芯片包括处理器和通信接口，所述通信接口和所述处理器耦合，所述处理器用于运行程序或指令，实现如权利要求9至13中任一项所述的基于串行乘法器的数据处理方法。