本申请涉及占空比校正，并且更具体地涉及一种占空比校正电路，该占空比校正电路被配置为处理正交时钟信号以提供具有校正后的占空比的时钟信号。
背景技术：
1、高频时钟信号经常遭受占空比失真。例如，对于时钟信号可能需要50%占空比，但是占空比失真会产生小于或大于所需占空比的占空比。因此，常规上使用占空比校正电路来校正占空比失真的时钟信号的占空比。然而，占空比校正电路可能消耗大量功率和半导体管芯面积。另外，占空比校正可能具有相当大的时延（例如，在校正后的时钟信号具有所需占空比之前需要若干时钟周期）。
技术实现思路
1、根据本公开的一个方面，提供了一种占空比校正电路，该占空比校正电路包括：内部节点；反相器，该反相器被配置为将该内部节点的电压反相以产生具有校正后的占空比的输出时钟信号；第一晶体管，该第一晶体管与第二晶体管串联耦合在该内部节点与地之间，其中用于第一正交时钟信号的第一节点耦合到该第一晶体管的栅极，并且用于第二正交时钟信号的第二节点耦合到该第二晶体管的栅极；和第三晶体管，该第三晶体管与第四晶体管串联耦合在该内部节点与地之间，其中用于第三正交时钟信号的第三节点耦合到该第三晶体管的栅极，并且用于第四正交时钟信号的第四节点耦合到该第四晶体管的栅极。
2、根据本公开的另一方面，提供了一种占空比校正方法，该方法包括：响应于对第一正交时钟信号的断言，将耦合在内部节点与地之间的第一串联晶体管对中的第一晶体管接通，以通过该第一串联晶体管对将该内部节点放电至地；响应于对第二正交时钟信号的断言，将该第一串联晶体管对中的第二晶体管关断，该第二正交时钟信号相对于该第一正交时钟信号延迟了该时钟信号的周期的四分之一；响应于对该第二正交时钟信号的该断言，将耦合在该内部节点与地之间的第二串联晶体管对中的第三晶体管接通，以通过该第二晶体管对将该内部节点耦合到地；以及响应于对第三正交时钟信号的断言，将该第二晶体管对中的第四晶体管关断，该第三正交时钟信号相对于该第一正交时钟信号延迟了该时钟信号的该周期的二分之一。
3、最后，根据本公开的另一方面，提供了一种占空比校正电路，该占空比校正电路包括：正交时钟源，该正交时钟源被配置为生成第一正交时钟信号、相对于该第一正交时钟信号延迟了时钟周期的四分之一的第二正交时钟信号、相对于该第一正交时钟信号延迟了该时钟周期的二分之一的第三正交时钟信号、以及相对于该第一正交时钟信号延迟了该时钟周期的四分之三的第四正交时钟信号；内部节点；第一串联开关对，该第一串联开关对耦合在该内部节点与用于电源电压的电源节点之间，该第一串联开关对被配置为响应于对该第三正交时钟信号的断言，将该内部节点耦合到该电源节点，并且响应于对该第四正交时钟信号的断言，将该内部节点与该电源节点隔离；和第二串联开关对，该第二串联开关对耦合在该内部节点与该电源节点之间，该第二开关对被配置为响应于对该第三正交时钟信号的该断言，将该内部节点耦合到该电源节点，并且响应于对该第一正交时钟信号的该断言，将该内部节点与该电源节点隔离。
4、通过下面的详细描述，可更好地理解这些和其他有利特征。
1.一种占空比校正电路，所述占空比校正电路包括：
2.根据权利要求1所述的占空比校正电路，其中所述第一正交时钟信号是0°正交时钟信号。
3.根据权利要求2所述的占空比校正电路，其中所述第二正交时钟信号是90°正交时钟信号的互补信号，所述90°正交时钟信号相对于所述0°正交时钟信号延迟了所述输出时钟信号的周期的四分之一。
4.根据权利要求3所述的占空比校正电路，其中所述第三正交时钟信号是所述90°正交时钟信号。
5.根据权利要求4所述的占空比校正电路，其中所述第四正交时钟信号是180°正交时钟信号的互补信号，所述180°正交时钟信号相对于所述0°正交时钟信号延迟了所述输出时钟信号的所述周期的二分之一。
6.根据权利要求1所述的占空比校正电路，其中所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管各自包括n型金属氧化物半导体（nmos）晶体管。
7.根据权利要求6所述的占空比校正电路，其中所述第一晶体管的漏极和所述第四晶体管的漏极均耦合到所述内部节点，所述第二晶体管的漏极耦合到所述第一晶体管的源极，所述第二晶体管的源极耦合到地，所述第三晶体管的漏极耦合到所述第四晶体管的源极，并且所述第三晶体管的源极耦合到地。
8.根据权利要求5所述的占空比校正电路，所述占空比校正电路还包括：
9.根据权利要求5所述的占空比校正电路，所述占空比校正电路还包括：
10.根据权利要求9所述的占空比校正电路，其中所述第五晶体管、所述第六晶体管、所述第七晶体管和所述第八晶体管各自包括p型金属氧化物半导体（pmos）晶体管。
11.根据权利要求10所述的占空比校正电路，其中所述第五晶体管的漏极和所述第七晶体管的漏极均耦合到所述内部节点，所述第五晶体管的源极耦合到所述第六晶体管的漏极，所述第七晶体管的源极耦合到所述第八晶体管的漏极，并且所述第五晶体管的源极和所述第八晶体管的源极均耦合到所述电源节点。
12.根据权利要求1所述的占空比校正电路，其中所述占空比校正电路被集成到蜂窝电话中。
13.一种校正时钟信号的占空比的方法，所述方法包括：
14.根据权利要求13所述的方法，所述方法还包括：
15.根据权利要求14所述的方法，其中所述校正后的占空比是50%占空比。
16.根据权利要求14所述的方法，所述方法还包括：
17.一种占空比校正电路，所述占空比校正电路包括：
18.根据权利要求17所述的占空比校正电路，所述占空比校正电路还包括：
19.根据权利要求18所述的占空比校正电路，其中所述校正后的占空比是50%占空比。
20.根据权利要求17所述的占空比校正电路，所述占空比校正电路还包括：