本发明涉及集成电路中的二进制加法器。
背景技术：
1、加法器是cpu运算的执行单元，直接关系cpu性能好坏。按进位方式分为串行进位加法器和并行进位加法器两大类。串行进位加法器结构简单，但运行速度慢，较少应用。并行进位加法器运行速度快，但结构复杂，超长数位运算只能分段进行。
技术实现思路
1、本发明的目的是提供另一种方案：先将数据预处理，变得有规律，方便加法运算。然后引入一条专用的控制总线，根据控制总线上的信号控制进位。实现提高运算速度、简化结构的目的。
1.直通进位加法器，包括整理单元、控制单元、筛选单元；控制单元包括：高电平总线h、低电平总线l、控制电路、控制总线e。
2.根据权利要求1所述的直通进位加法器，所述整理单元中每一个数位都有一个与非门和一个或非门，输入本数位的数码an、bn进入整理单元进行预处理，或非门输出与非门输出数码xn、yn进入所述控制单元；n为包括0的自然数。
3.根据权利要求1所述的直通进位加法器，所述控制单元的控制电路中每一个数位(第0位除外)都有两个非门，一个或非门，一个高电平开关qn，一个低电平开关tn；所述控制单元的控制总线e中每一个数位(第0位除外)都有一个控制开关kn。
4.根据权利要求3所述的直通进位加法器，所述控制单元中的控制总线e由一系列控制开关kn串联组成，无第0位控制开关k0；相邻两个控制开关kn、kn+1之间的连接点标记为en+1,每个连接点en上的信号同样标记为en。
5.根据权利要求3所述的直通进位加法器，所述控制单元中的控制电路的一个非门输入本数位的数码xn，输出另一个非门输入本数位的数码yn，输出控制总线e中的每个连接点en+1与高电平开关qn+1连接，高电平开关qn+1的另一端与高电平总线h连接，高电平开关qn+1受上一数位dn的控制；每个接点en+1与低电平开关tn+1连接，低电平开关tn+1的另一端与低电平总线l连接，低电平开关tn+1受上一数位的控制；t1受的控制，q1受d0的控制；控制电路中的或非门输入本数位的数码和dn,输出每个控制开关kn仅受本数位的数的控制。
6.根据权利要求3所述的直通进位加法器，所述筛选单元中每一个数位都有一个非门，四个与非门(第0位除外)；所述筛选单元中的非门输入本数位的数码en，输出所述筛选单元中的三个与非门的输入分别为本数位的数码(cn、dn、en)、输出分别为所述筛选单元中的三个与非门的输出接本数位的所述筛选单元中的第4个与非门输入，所述筛选单元中的第4个与非门的输出为计算结果；第0数位的所述筛选单元只有一个或非门，输入为d0、输出为计算结果。