专利名称：能减少中断次数的网路接口卡及其方法
技术领域：
本发明涉及一种能减少中断次数的网路接口卡及其方法，具体说，涉及这样一种网路接口卡，该接口卡在收到一连串背对背(back toback)信息包时，不立即发出中断信号，而是在这些背对背信息包累积到一定数量后，一次性对电脑中央处理单元产生中断，令中央处理单元一次处理完由一连串背对背信息包所组成的脉冲(burst)信息包，以有效降低电脑中央处理单元的中断次数，提高电脑中央处理单元及网路系统的处理效能。
一般乙太网路信息包的框架结构如
图1所示，其前8个位元组为前文(preamble)和框架起始栏(SFD)，接着12个位元组为目的位址和起始位址栏位，再接着为两个位元组的数据型态或长度栏位，其后为数据区段和信息段检测序列(CRC)。
在传统的网路系统中，如图2所示，其网路接口卡11主要包含网路控制器112和数据转换器111(transceiver)等单元。这种网路接口卡11的网路数据传输原理是，由数据转换器111接收传输线10传来的信息包，并通过数据转换器111将所接收的信息包数据转换成适当格式后送至网路控制器112。网路控制器112主要包括网路接口逻辑电路113(network interface logic)、中断阈值控制逻辑电路114(interruptthresho1d control logic)、数据缓存器115(buffer memory)和主系统接口逻辑电路116(host system interface logic)等单元。网路控制器112的中断阈值控制逻辑电路114先检查由数据转换器111传来的信息包目的位址是否与自己的位址相符，若不相符，则控制器112不再处理后续数据；若符合，则网路控制器112通过网路接口逻辑电路113的控制，将该信息包数据依序存到数据缓存器115中(或经电脑主机12的晶片组121储存到主机12的缓存区122中)，待信息包数据完全存入数据缓存器115(或电脑主机12的缓存区122)后，中断阈值控制逻辑电路114检查信息包的信息段检测序列(CRC)是否正确，若正确，则表示已收入一正常信息包，中断阈值控制逻辑电路114发出中断信号，通过主系统接口逻辑电路116通知主机12的中央处理器123处理这笔信息包数据。
这种传统网路系统的中断信号是在整个信息包进入系统的缓存器时才由网路控制器112发出，即在一个正常的信息包被完全接收后才产生中断信号，如图中所示的A点，通知主机12的中央处理器123读取该信息包数据。由此可知，在传统的网路系统中，网路接口卡11每接收一信息包，就必须发出一中断信号，通知主机12的中央处理器123处理该信息包，而从发出中断信号到中央处理器123开始处理数据期间，一般均存在一段时间延迟Δt。
尤其值得注意的是，现今电脑网路的传输速度越来越快，以高速乙太网路为例，其信息包传输速度最快可达每秒传送148,800个信息包(Giganit的乙太网路每秒传送的信息包数更十倍于此)。此外，在新的网路作业系统中，为提高网路效率，系统会命令网路接口卡将一大笔数据切割成数量庞大的网路信息包，一个接一个密集地传送，在本发明中称之为脉冲信息包。若网路接口卡在收到每一信息包时均对电脑主机的中央处理器发出一中断信号以产生中断，并假设中央处理器对所接收的每一中断信号又需耗费10微秒时间来处理，如此，中央处理器在接收网路接口卡每秒传来的庞大信息包时，至少另需耗费约1.5秒时间来处理中断信号，故这种传统网路接口卡无法有效提高中央处理单元在新的网路作业中的处理效能。由此可知，如何有效减少网路接口卡对电脑主机产生中断的次数，是提升网路效能的一项重要课题。
有鉴于前述传统网路系统在设计上所衍生出的中断次数频繁和时间延迟等问题，发明人乃研究发明出一种能减少中断次数的网路接口卡及其方法，其目的在于利用在网路接口卡上加设一信息包间隙计时器(Infer-Frame Gap Timer)，以计算信息包与信息包间的间隔时间，当该间隔时间小于预定的间隙值Tg时，将其视为背对背(back to back)信息包，而网路接口卡在接收到背对背信息包时，并不立即产生中断，而是借助一背对背信息包计数器累积计算这些背对背信息包至一定数量后，才一次性对电脑中央处理单元发出中断信号，其中间隙值Tg和须累积的信息包个数，是由网路系统管理人予以设定的。在未达到所设定的累积个数前，若网路接口卡所接收的信息包间隙值大于Tg，则表示由一连串背对背信息包所组成的脉冲信息包结束，这时，网路接口卡对电脑中央处理单元发出中断信号，产生中断，令中央处理单元一次处理完这些脉冲信息包，以有效缩短因中断信号所造成的时间延迟，减轻电脑扩充槽和中央处理单元的负担，大幅提升网路系统数据处理的速率和效能。
图1是乙太网路信息包的框架结构示意图；图2是传统网路系统的硬件架构方块示意图；图3是传统网路系统在中断信号发出至中央处理器进行数据处理期间时间延迟情形的示意图；图4是本发明的硬件架构方块示意图；图5是本发明的流程作业示意图。
本发明提出一种能减少中断次数的网路接口卡结构及其方法，主要是使网路接口卡在接收由传输线传来的一连串连续信息包时，能计算相邻信息包之间的间隔时间，当该间隔时间小于一预定的间隙值Tg时，将这些信息包视为背对背信息包，但是，在收到这些背对背信息包时，并不立即产生中断，而是在累积计算这些背对背信息包至一预定数量后，才一次性对电脑中央处理单元发出中断信号，产生中断；在未达到所设定的累积个数前，若网路接口卡所接收的信息包的间隔时间大于Tg，则表示由一连串背对背信息包所组成的脉冲信息包结束，这时，网路接口卡对电脑中央处理单元发出中断信号，产生中断，以一次处理完这些脉冲信息包，故可有效缩短因中断信号所造成的时间延迟，减轻电脑扩充槽和中央处理单元的负担，并大幅提升网路系统数据处理的速率和效能。
根据上述设计概念，本发明针对图2所示传统网路接口卡的中断阈值控制逻辑电路114，配设一信息包间隙计时器21、一信息包间隙暂存器22、一背对背信息包计数器23、一信息包数量暂存器24、一计时比较器25和一计数比较器26等单元，如图4所示。当网路接口卡11的数据转换器111接收由传输线10传来的信息包，且在转换成适当格式后，网路控制器112的中断阈值控制逻辑电路114将检查由数据转换器111传来的信息包的目的位址是否与自己的位址相符，若不相符，则控制器112不再处理后续数据；若符合，则网路控制器112通过网路接口逻辑电路113的控制，将该信息包数据依序存至数据缓存器115中(或经电脑主机12的晶片组121后，储存于主机12的缓存区122)，待该信息包数据完全存入数据缓存器115(或主机12的缓存区122)后，中断阈值控制逻辑电路114检查该信息包的信息段检测序列(FCS)是否正确，若正确，则表示已收入一正常信息包，同时，中断阈值控制逻辑电路114将依下列步骤，如图5所示，判断是否发出中断信号1、启动信息包间隙计时器21计算该信息包与相邻的前一信息包之间的间隔时间，并利用计时比较器25将其与信息包间隙暂存器22中由使用者或系统管理人所设定的间隙值Tg相比较；2、若该间隔时间小于所设定的间隙值Tg，则将该信息包视为一背对背信息包，并由背对背信息包计数器23累积计算背对背信息包的数量，再由计数比较器26将其与信息包数量暂存器24中由使用者或系统管理人所设定的数量值Np相比较；否则，进行步骤5之动作；3、若所累积的信息包个数未达到所设定的数量值Np，则网路接口卡不立即产生中断，而是继续接收后续传来的信息包，并重复前述动作；
4、否则，若所累积的信息包个数达到所设定的数量值Np，则网路接口卡开始控制中断阈值控制逻辑电路114，使其一次性对中央处理单元123发出一中断信号，产生中断；5、若网路接口卡所接收的信息包的间隔时间大于间隙值Tg，则表示由一连串背对背信息包所组成的脉冲信息包已结束，这时，网路接口卡控制中断阈值控制逻辑电路114，使其对电脑中央处理单元发出一中断信号，产生中断，由电脑中央处理单元一次处理完暂存于数据缓存器115(或主机12的缓存区122)内的这些脉冲信息包。
因此，本发明的网路接口卡及其方法，确可借减少发出中断信号的次数来缩短因中断信号所造成的时间延迟，有效减轻了电脑扩充槽和中央处理单元的负担，并大幅提高了网路系统数据处理的速率和效能。
以上所述，仅是本发明的较佳实施例，本发明的权利范围并不局限于此，凡熟悉该项技术人士，依据本发明所揭露的技术内容，可轻易想到等效变化，这均应属于本发明的保护范畴。
权利要求
1．一种能减少中断次数的网路通信方法，其特征在于包括使网路接口卡在接收由传输线传来的一连串连续信息包时，计算相邻信息包之间的间隔时间，当该间隔时间小于一预定的间隙值时，将这些信息包视为背对背信息包，但是，在收到这些背对背信息包时，并不立即产生中断，而是在累积计算这些背对背信息包至一预定数量后，才一次性对电脑中央处理单元发出中断信号，产生中断；在未达到所设定的累积个数前，若网路接口卡所接收的信息包的间隔时间大于该预定的间隙值，则表示由一连串背对背信息包所组成的脉冲信息包结束，这时，网路接口卡对电脑中央处理单元发出中断信号，产生中断，以一次处理完这些脉冲信息包。
2.一种能减少中断次数的网路接口卡，其特征在于包括一中断阈值控制逻辑电路，在网路接口卡收到由一传输线传来的信息包，并将该信息包数据依序存至一数据缓存器后，检查该信息包是否为一正常信息包；一信息间隙计时器，在所述中断阈值控制逻辑电路收到一正常信息包时被启动，以计算相邻信息包之间的间隔时间，并利用一比较器将其与一暂存器中由使用者或系统管理人设定的一间隙值相比较，若该间隔时间小于所设定的该间隙值，则将该信息包视为一背对背信息包；否则，表示由背对背信息包所组成的脉冲信息包已结束，并控制所述中断阈值控制逻辑电路对电脑中央处理单元发出一中断信号，以一次处理完暂存于所述数据缓存器内的这些信息包一背对背信息计数器，用以累积计算所述背对背信息包的数量，并借助另一比较器将其与另一暂存器中由使用者或系统管理人所设定的数量值相比较，若所累积的信息包个数未达到该数量值，则网路接口卡不立即产生中断，继续接收传来的信息包；否则，若所累积的信息包数达到该数量值，则控制所述中断阈值控制逻辑电路对中央处理单元发出一中断信号，产生中断，以一次处理完暂存于所述数据缓存器内的这些信息包。
3.如权利要求2所述的一种能减少中断次数的网路接口卡，其特征在于，所述中断阈值控制逻辑电路在网路接口卡收到由一传输线传来的信息包后，检查该信息包的目的位址是否与自己的位址相符，若不相符，则所述网路接口卡不再处理后续的数据。
4.如权利要求2所述的一种能减少中断次数的网路接口卡，其特征在于，所述中断阈值控制逻辑电路在网路接口卡收到由一传输线传来的信息包后，检查该信息包的目的位址是否与自己的位址相符，若符合，则所述网路接口卡将该信息包数据依序存至网路接口卡的一数据缓存器内，待信息包数据完全存入该数据缓存器后，所述中断阈值控制逻辑电路检查该信息包的信息段检测序列是否正确，若正确，则表示已收到一正常信息包。
5.如权利要求2所述的一种能减少中断次数的网路接口卡，其特征在于，所述中断阈值控制逻辑电路在网路接口卡收到由一传输线传来的信息包后，检查该信息包的目的位址是否与自己的位址相符，若符合，则所述网路接口卡通过一网路接口逻辑电路的控制，将该信息包数据依序存至电脑主机的一数据缓存器内，待信息包数据完全存入该数据缓存器后，所述中断阈值控制逻辑电路检查该信息包的信息段检测序列是否正确，若正确，则表示已收到一正常信息包。
6.如权利要求5所述的一种能减少中断次数的网路接口卡，其特征在于，所述数据缓存器为电脑主机的一缓存区。
全文摘要
能减少中断次数的网路接口卡和方法,在接口卡上加一信息包间隙计时器计算信息包间隔时间,凡小于预定间隙值Tg者,即视为一背对背信息包,收到此信息包时,不立即产生中断,而借信息包计数器累算至某数量后,才一次性对中央处理单元发出中断信号;这之前,若大于Tg,则表示一串背对背信息包组成的脉冲信息包结束,接口卡即发出中断信号,使其一次处理完脉冲信息包,以有效降低中央处理单元中断次数,提高网路数据处理的速率和效能。
文档编号G06F13/32GK1215869SQ9712123
公开日1999年5月5日 申请日期1997年10月23日 优先权日1997年10月23日
发明者李中旺, 倪佩庆 申请人:友讯科技股份有限公司