用于低功耗应用的共享中断的多核架构的制作方法
【技术领域】
[0001] 本发明涉及用于低功耗应用的共享中断的多核架构。
【背景技术】
[0002] 在处理器中采用并行体系结构是一种典型的方式来降低功耗，在架构级没有性能 代偿，例如，见"Low Power Digital CMOS Design"，杂志 IEEE 固态电路，第 473-484 页，1992 年4月。对于给定的性能水平，并行的使用允许了任务的分配，并且频率和电压通常可以按 比例缩小，无性能损失。
[0003] 在小的微控制器中使用多核心架构是一种趋势。面临的挑战通常是如何有效和有 益地使用在多核体系结构中可利用的额外的资源。
[0004] 小的微控制器领域中的应用通常基于触发多个任务的执行的中断。图1示出了系 统100,其使用连接到微控制器（MCU)IlO的多个外围设备。在一个给定的时间间隔，例如1 毫秒，单片机110检查传感器115、通用分组无线业务（GPRS)调制解调器120的连接，全球 定位系统（GPS) 125的位置，用于输入的键盘140,地址执行器130和更新显示器135,如果 需要的话。典型地，系统100通过设置计时器（未示出），使得当定时器的中断发生时，所有 任务的被执行。明确的并行存在于系统100中。例如，检查传感器115和地址执行器130 的任务是独立的检查GPRS调制解调器120的连接和GPS125的位置。
[0005] 然而，典型的微控制器不具备对不同的核分配任务执行的能力。需要写入来微控 制器的代码来同时管理所有的任务，而只利用一个资源。如果有些任务可以在第二个核中 执行，但第个二核仍然与第一个核有着共用的存储器，当通过电压和频率成比例且性能不 损失而降低功耗时，执行被简化。
[0006] 图2示出了典型的多核架构200,其中核210,核220......和核230被连接，并且 具有通用的存储器240。核210具有外围设备250,核220具有外围设备255......和核 230具有外围设备260,其中每个核210, 220......和230分别具有其自身的存储器265， 270......和 275。
【发明内容】
[0007] 本发明提供了一种微控制器系统，包括：具有多个核的微控制器，所述多个核的每 一个都有中断控制器，工作频率和电压；和通用外围设备通过中断线路电耦合到多个核的 每一个，该多个核的每一个的中断线路处理来自通用外围设备中的一个的共同中断，以通 过让第一任务运行在多个核的第一个上以及第二任务运行在多个核的第二个上，使由共同 中断所触发的第一任务与由共同中断所触发的第二任务并行处理，其中多个核的第一个的 工作频率和电压以及多个核的第二个的工作频率和电压成比例下降，以降低功耗。
[0008] 本发明还提供了一种制造微控制系统的方法，包括：提供具有多个核的微控制器， 所述多个核的每一个具有中断控制器，工作频率和电压；和提供通过中断线路电耦合到多 个核的每一个的通用外围设备，该多个核的每一个的中断线路处理来自通用外围设备中的 一个的共同中断，以通过让第一任务运行在多个核的第一个上以及第二任务运行在多个核 的第二个上，使由共同中断所触发的第一任务与由共同中断所触发的第二任务并行处理， 其中多个核的第一个的工作频率和电压以及多个核的第二个的工作频率和电压成比例下 降为降低的工作频率和降低的工作电压。
【附图说明】
[0009] 图1示出了现有技术的微控制器与外围设备的布置；
[0010] 图2示出了现有技术的多核微控制器的实施例；
[0011] 图3示出了根据本发明的一个实施例；
[0012] 图4a示出了根据现有技术的任务执行；
[0013] 图4b示出了根据本发明的一个实施例的任务执行；
[0014] 图5a示出了根据现有技术的任务执行；
[0015] 图5b示出了根据本发明的一个实施例的任务执行；
[0016] 图6示出了根据本发明的一个实施例的任务执行；
[0017] 图7示出了根据本发明的一个实施例的归一化延迟对电源电压；
[0018] 图8a示出了根据现有技术的实施例的程序流程；
[0019] 图8b示出了根据本发明的一个实施例的程序流程。
【具体实施方式】
[0020] 图3示出了按照本发明的实施例的多核心架构300,具有核心310,320......和 330。核心310包含存储器365,核心320包含存储器370......以及核心330包含存储器 375。核心310, 320...... 330通过通用存储器总线380连接到通用存储器340。核心310， 320......和330各自由通用中断线路386和385分别连接到通用外围设备372和374,例 如，计时器，通用异步接收器/发送器（UART)，通用输入/输出（GPIO)，串行外围接口总线 (SPI)，内部集成电路总线（I2C)，模拟数字转换器（ADC)和数字-模拟转换器（DAC)。图3 中所示的示例性实施例中，非通用外围设备370和376,如定时器或模拟数字转换器（ADC)， 通过专用的中断线路387和388分别连接到核心310和330。本示例性实施例允许从通用 外围设备372和374触发的任务被分配到任意数的"η"个核核心310, 320......和330,并 允许性能的提高或通过电压缩放降低功耗。
[0021] 根据本发明的示例性实施例使用的"η"等于2核心，核心310和320(见图3)。关 于图4a，核心310中运行的应用，其中，每个定时器刻度420之间，实时任务410和非实时任 务415需要被执行。然而，仅使用核心310,实时任务410未在规定的时间内在时间425完 成，因为实时任务在时间425仍然在执行。在根据本发明一个实施例中，核心310可被选择 以执行实时任务410,如图4b所示，核心320被选择为执行非实时任务415。因此，通过核 心320的额外设置，提高了性能。需要注意的是，根据本发明，并没有要求两个任务之一是 实时任务。
[0022] 图5a示出了在核心310上运行的应用，该应用具有需在每个定时器刻度550之 间执行的任务510,520,530和540。在核心310上运行的应用程序所需要的动态功率 Pdynamic由公式（1)规定：
[0023] Pdynamic = CeffFV2 (I)
[0024] 其中，Ceff是每个时钟周期被切换的总有效电容，F是应用程序的运行频率，V是 工作电压，Ceff通常可用标准电子设计自动化工具通过布局后仿真来确定。
[0025] 图5b示出了任务540和530被移动到核心320之后，性能高于所需要的。特别 是，核心310的空闲时间是60%，核心320的空闲时间是40%。这个性能超额可用于节省 电力。两个核心310和320的工作频率可降低，使得核心310满足任务510和520的时间 要求，而核心320满足任务530和540的时间要求。根据本发明，适当的工作频率和电压可 以通过用户的任务剖析来确定，例如，在这种情况下，用户运行所需应用程序，并确定执行 任务所需的时间长度。然后在每个核心使用锁相环（PLL)和可编程低压降（LDO)稳压器， 用户可以设置适当的电压和工作频率。注意，这种方法要求每个核心具有两个锁相环（PLL) 和 LDO0
[0026]总动态功耗Pdynamic= P _31(Ι+Ρ_32。，需要在两个核心310和320上运行的应用程 序由以下的公式（2)规定（假设在当核心处于空闲状态时没有功率消耗发生），参照图5b 的例子，其中核心310的40%的时间是活跃的，核心320的60%的时间是活跃的：
[0027] Pdynamic - 〇· 4 (C effFV ) core3i〇+〇· 6 (CeffFV ) core32〇 (2)
[0028] 其中，公式⑵假定连接核心310和320没有任何开销。这里的系数"0. 4"和 "0. 6"，取决于各个任务如何在核心310核心320之间分配，其影响空闲时间。该系数由任 务的执行时间确定，并且该系数依赖于任务的长度发生变化。
[0029] 如果工作频率较低，电压可以缩放以匹配新的工作频率，如图6所示，定时器刻度 650。在图6中所示的情况，用于运行应用所需的功率被规定为：
【主权项】
1. 一种微控制器系统，其特征在于，包括： 具有多个核心的微控制器，所述多个核心的每一个都有中断控制器，工作频率和电压； 和 通用外围设备，所述通用外围设备通过中断线路电耦合到多个核心的每一个，该多个 核心的每一个的中断控制器处理来自通用外围设备中的一个的共同中断，通过让第一任务 运行在多个核心的第一个上以及第二任务运行在多个核心的第二个上，使由共同中断所触 发的第一任务与由共同中断所触发的第二任务并行处理，其中多个核心的第一个的工作频 率和电压以及多个核心的第二个的工作频率和电压成比例下降，以降低功耗。
2. 根据权利要求1所述的微控制器系统，其特征在于，所述多个核心是2个。
3. 根据权利要求1所述的微控制器系统，其特征在于，所述多个核心的其中之一包括 开关电容转换器。
4. 根据权利要求1所述的微控制系统，其特征在于，多个核心的其中之一包括可编程 的低压降稳压器。
5. 根据权利要求1所述的微控制系统，其特征在于，多个核心中的第一个和第二个的 工作电压根据用于特定半导体工艺技术的归一化延迟对电压的关系成比例下降。
6. 根据权利要求1所述的微控制器系统，其特征在于，通用外围设备之一是从由定时 器，UART和模拟-数字转换器构成的组中选择的。
7. 根据权利要求1所述的微控制器系统，其特征在于，所述第一任务是实时任务。
8. 根据权利要求1所述的微控制器系统，其特征在于，电源是在每一个所述多个核心 的外部的。
9. 根据权利要求1所述的微控制器系统，其特征在于，第二任务的按比例缩小的电压 和工作频率由用户确定。
10. -种制造微控制系统的方法，其特征在于，包括： 提供具有多个核心的微控制器，所述多个核心的每一个具有中断控制器，工作频率和 电压；和 提供通过中断线路电耦合到多个核心的每一个的通用外围设备，该多个核心的每一个 的中断控制器处理来自通用外围设备中的一个的共同中断，以通过让第一任务运行在多个 核心的第一个上以及第二任务运行在多个核心的第二个上，使由共同中断所触发的第一任 务与由共同中断所触发的第二任务并行处理，其中多个核心的第一个的工作频率和电压以 及多个核心的第二个的工作频率和电压成比例下降为降低的工作频率和降低的工作电压。
【专利摘要】本发明提出了一种微控制器系统，包括：具有多个核心的微控制器，所述多个核心的每一个都有中断控制器，工作频率和电压；和通用外围设备，所述通用外围设备通过中断线路电耦合到多个核心的每一个，该多个核心的每一个的中断控制器处理来自通用外围设备中的一个的共同中断，通过让第一任务运行在多个核心的第一个上以及第二任务运行在多个核心的第二个上，使由共同中断所触发的第一任务与由共同中断所触发的第二任务并行处理，其中多个核心的第一个的工作频率和电压以及多个核心的第二个的工作频率和电压成比例下降，以降低功耗。多核架构被配置为通过共享触发独立任务的中断源来开发明确任务，以节省电力。
【IPC分类】G06F15-167, G06F1-32
【公开号】CN104657327
【申请号】CN201410657946
【发明人】胡安·迪亚哥·埃切韦里·埃斯科瓦尔, 乔斯·德耶稣·皮尼达·德基韦斯
【申请人】恩智浦有限公司
【公开日】2015年5月27日
【申请日】2014年11月18日
【公告号】US20150143141