一种fpga输出引脚复用电路、方法及设备的制造方法
【技术领域】
[0001] 本发明属于电路设计技术领域，尤其涉及一种FPGA输出引脚复用电路、方法及设 备。
【背景技术】
[0002] 在现场可编程门阵列（Field - Programmable Gate Array，FPGA)的逻辑设计中， 为了将不同的逻辑功能实现，设计者会将每种分立的逻辑功能设计成一个always块，在块 中完成对这些分立的逻辑功能的实现，每个always块只能对块中所涉及的外部引脚进行 赋值操作，一旦某些FPGA引脚在一个块中被赋值操作后，其他always块将不能对此引脚进 行赋值操作，这样就带来一个问题，对于某些外部引脚可能需要在两个always块中进行赋 值，比如对存储器的读写操作，即需要在读和写这两个always逻辑块中进行分别的地址赋 值，但是在FPGA的硬件语言语法中，如果在这两个块中都出现了对该地址引脚的赋值，则 编译过程中会报错。
[0003]目前对于两个always块控制同一个引脚，现有方法是利用组合逻辑，在两个 always块中分别控制第一级的寄存器，然后再设计一个用于判断always块，而判断always 块有以下两个设计方案：
[0004] 第一种，以两个第一级的寄存器变化作为敏感事件，根据对应的状态机提示，将对 应的第一级寄存器数据赋值给引脚，以下是具体硬件描述语言Verilog HDL的逻辑代码：
[0005]
[0006]
【主权项】
1. 一种FPGA输出引脚复用电路，其特征在于，包括：FPGA、块输出单元和输出控制单 元，所述块输出单元包括第一块输出模块和第二块输出模块，所述第一块输出模块和第二 块输出模块连接于同一所述FPGA的输出引脚，所述输出控制单元分别与所述第一块输出 模块和第二块输出模块电连接，用于控制所述第一块输出模块和第二块输出模块的输出以 使引脚输出复用。
2. 如权利要求1所述的一种FPGA输出引脚复用电路，其特征在于，所述第一块输出模 块和第二块输出模块均为三态门，其中，所述第一块输出模块或第二块输出模块的输入由 不同always块控制。
3. 如权利要求1或2所述的一种FPGA输出引脚复用电路，其特征在于，所述块输出单 元为反相器，用于隔开所述第一块输出模块和第二块输出模块的使能脚，其中，第一 always 块通过所述第一块输出模块进行赋值，所述反相器直接关闭第二always块控制的第二块 输出模块的使能脚，在所述第一块输出模块不需要赋值时，关闭所述第一块输出模块的使 能脚，打开第二块输出模块的使能脚进行第二always块的赋值。
4. 一种FPGA输出引脚复用方法，其特征在于，包括： 第一 always块通过第一块输出模块进行赋值时，输出控制单元直接关闭第二always 块控制的第二块输出模块的使能脚； 所述第一块输出模块不需要赋值时，关闭所述第一块输出模块的使能脚，打开第二块 输出模块的使能脚进行第二always块的赋值。
5. -种FPGA输出引脚复用设备，包括权利要求1所述的一种FPGA输出引脚复用电路， 其特征在于，所述电路包括FPGA、块输出单元和输出控制单元，所述块输出单元包括第一块 输出模块和第二块输出模块，所述第一块输出模块和第二块输出模块连接于同一所述FPGA 的输出引脚，所述输出控制单元分别与所述第一块输出模块和第二块输出模块电连接，用 于控制所述第一块输出模块和第二块输出模块的输出以使引脚输出复用。
6. 如权利要求5所述的一种FPGA输出引脚复用设备，其特征在于，所述第一块输出模 块和第二块输出模块均为三态门，其中，所述第一块输出模块或第二块输出模块的输入由 不同always块控制。
7. 如权利要求5或6所述的一种FPGA输出引脚复用设备，其特征在于，所述块输出单 元为反相器，用于隔开所述第一块输出模块和第二块输出模块的使能脚，其中，第一 always 块通过所述第一块输出模块进行赋值，所述反相器直接关闭第二always块控制的第二块 输出模块的使能脚，在所述第一块输出模块不需要赋值时，关闭所述第一块输出模块的使 能脚，打开第二块输出模块的使能脚进行第二always块的赋值。
【专利摘要】本发明适用于电路设计技术领域，提供了一种FPGA输出引脚复用电路、方法及设备，所述电路包括：FPGA、块输出单元和输出控制单元，所述块输出单元包括第一块输出模块和第二块输出模块，所述第一块输出模块和第二块输出模块连接于同一所述FPGA的输出引脚，所述输出控制单元分别与所述第一块输出模块和第二块输出模块电连接，用于控制所述第一块输出模块和第二块输出模块的输出以使引脚输出复用。本发明，利用一个反向器将两个三态门的使能脚区分，保证了一个三态门在使能时另外一个三态门关闭，有效地隔绝另外一个always块的干扰，不至于使两个输出同时作用于引脚，同时，提高了引脚数据处理速度，减少了系统的时延。
【IPC分类】G06F9-44
【公开号】CN104750481
【申请号】CN201510105117
【发明人】詹凯, 覃正笛, 陈昕, 彭珏
【申请人】深圳大学
【公开日】2015年7月1日
【申请日】2015年3月10日